

平成27年3月期
関西大学審査学位論文

関西大学審査学位論文

次世代マイクロ波無線通信システム
のための新機能デバイスの研究・開発

平成 27 年 3 月期

金子 卓也

関西大学大学院 総合情報学研究科

要旨

媒質の誘電率と透磁率が負の値を持つ左手系メタマテリアルや、コンデンサのキャパシタンスやコイルのインダクタンスが負の値を持つ負性回路素子など、本来、自然界には存在しない電気特性をもつ媒質や回路を、人間は自らの英知によって発案し、合成し、そして現実のものとして作り出してきた。こうした技術は、マイクロ波デバイス研究の世界において、回路の小型化、高機能化、広帯域化など、さまざまな魅力あふれる応用分野へと広がりを見せようとしている。

しかし、これらの技術には多くの課題が残されている。左手系メタマテリアルの研究においては、平面回路でメタマテリアルを構成すると、ユニットセルと呼ばれる微小な構成単位を周期的に数多く並べる必要があり、セルの数だけ回路が大きくなる。Non-Foster 素子とも呼ばれる負性回路素子を構成するには、多くの能動素子と受動素子、さらには正帰還回路を必要とするため、発振を起こしやすい上に寄生容量による特性の劣化など、回路が不安定になる要素を数多く含んでいる。それゆえ、抵抗成分を一切持たず、負性キャパシタンス、あるいは負性インダクタンスのみをもつ純粋なリアクタンス素子はいまだ実現されていない。

一方、大容量・広帯域な無線通信システムに目を向けると、デジタル回路の高機能化、小型化は日進月歩の勢いで進歩している。しかし、無線回路のフロントエンドには大きなフィルタとアンテナが必要であり、せつかくの回路の小型化が犠牲になってしまっている。

本論文では、このようなマイクロ波技術における諸問題に対して、新しい技術を創造し、設計手法を生み出すことにより、従来とは異なる角度から解決策を提案している。第2章において、積層メタマテリアル構造の研究成果についてまとめる。従来の平面回路メタマテリアルのユニットセルを積層構造で実現することにより、回路寸法が大幅に小型化できることを示す。また、回路を小さく作ることにより、回路を構成する材料特性を抑え込み、左手系メタマテリアルの特性をより強く実現できることを、回路動作の広帯域化の観点から証明する。さらに、いっそうの回路の小型化を目指して、最新の低温同時焼成セラミックス技術を用いて積層メタマテリアルを試作し、その特性を示す。

次に、第3章では、安定で純粋な Non-Foster 素子の実現を目指して行ってきた研究成果についてとりまとめる。最初に、MHz 帯域において安定した動作を得ることができ、倍電圧増幅回路にエミッタフォロワを実装した Negative Impedance Converter (NIC) 回路を提案し、これによって負性キャパシタンスが実現できることを理論および実験により示す。さらに、回路内部におけるトランジスタ回路の増幅度を調整することにより、負性キャパシタンスの値を自由に調整できるリアクタンス可変型の Non-Foster 素子を新たに提案する。さらに、2011年にオハイオ州立大学の K. S. Song らが提案した Linvill 型 Negative Impedance Converter 回路をもとに Non-Foster 素子がで

きることを検証するとともに、当時議論がなされなかった NIC 回路自身が副次的に作り出す不要な抵抗成分についても詳しく解析を行う。さらに、この抵抗成分を打ち消す方法として、NIC 回路に負性抵抗を生み出す機能を追加するとともに、直流バイアス電圧の調整により問題の抵抗成分を完全に抑え込むことができることを報告する。これにより、従来にはなかったレベルの純度の高い、リアクタンス成分のみを持つ Non-Foster 素子を実現できることを証明する。

そして、第 4 章では、上述の広帯域無線通信システムのフロントエンドに配置される大きな帯域阻止フィルタを超小型に実現する手法を紹介する。従来の高周波回路は、その回路寸法に応じて、集中回路定数的な設計か、あるいは分布定数的な設計かのどちらかを選択して設計がなされてきた。しかし、ここで紹介するフィルタは、UWB 帯域である 3.1 GHz から 10.6 GHz を通過帯域に持つように設計されており、周波数が低い帯域では集中定数回路として動作し、高い帯域では分布定数回路として動作するように構造設計を行っている。そのため、一見すると単機能に見えるフィルタ各部の構造が、必ず両者の動作を含む形で設計されており、その結果、格段の小型化を実現している。

以上に述べた新技術は、次世代無線通信システムのためのマイクロ波デバイス設計に大いに役立つものと確信している。

目次

第 1 章 序論	1
1-1 研究の背景	1
1-2 論文の構成	2
第 2 章 積層電磁メタマテリアル	3
2-1 はじめに	3
2-2 メタマテリアルとは	5
2-3 CRLH 伝送線路理論	9
2-4 積層 CRLH 伝送線路	12
2-4-1 回路構成	12
2-4-2 積層 CRLH 伝送線路の歴史	13
2-4-3 LTCC 技術を用いて構成する積層 CRLH 伝送線路	16
2-5 積層メタマテリアルの更なる小型化	23
2-5-1 プリント基板上に実装した積層 CRLH 伝送線路	23
2-5-2 小型化へのアプローチ 1 上下ポートの誘電体の厚み調整	26
2-5-3 小型化へのアプローチ 2 下部誘電体の削除	29
2-5-4 小型化へのアプローチ 3 上下ポート部の誘電体の削除	31
2-6 結論	33
第 3 章 Non-Foster 素子	34
3-1 はじめに	34
3-2 Non-Foster 素子とは	35
3-2-1 Non-Foster 素子の特徴	35
3-3 Non-Foster 素子と Negative Impedance Converter 回路	39
3-4 倍電圧増幅回路にエミッタフォロワを実装した NIC 回路	42

3-4-1	基本原理	42
3-4-2	回路構造	44
3-4-3	理想回路の基本特性	44
3-4-4	2SC1815GR を想定した理論特性	46
3-4-5	2SC1815GR を使用した実験特性	48
3-4-6	負性キャパシタンス値の調整が可能な NIC 回路	50
3-5	Linville 型 NIC 回路	52
3-5-1	動作原理	53
3-5-2	回路構成	55
3-5-3	NE85630 を想定した理論特性	56
3-5-4	モンテカルロ法による安定度評価	57
3-5-5	Non-Foster 整合回路の特徴	60
3-5-6	小型アンテナと等価回路	62
3-5-7	アンテナ電波伝搬実験	67
3-5-8	NIC 回路が作るインピーダンス	70
3-5-9	NIC 回路が作る抵抗成分の減少法 1 V_{cc} の調整	72
3-5-10	NIC 回路が作る抵抗成分の軽減法 2 負性抵抗 R の装荷	75
3-6	結論	78
第 4 章	E 型電極を用いた超小型 UWB 帯域通過フィルタ	79
4-1	はじめに	79
4-2	E 型電極を有する UWB 帯域通過フィルタの開発の歴史	80
4-3	LTCC 積層技術を用いた E 型電極 UWB 帯域通過フィルタ	85
4-4	結論	88
第 5 章	結論	89
	謝辞	90
	参考文献	91

研究業績一覽	93
--------------	----

第1章 序論

1-1 研究の背景

電磁気学の基礎方程式であるマクスウェル方程式には、物質の電界および磁界に対する応答特性を規定する物理量として誘電率 ϵ と透磁率 μ が登場する。長い歴史の中で、通常の媒質の誘電率 ϵ は真空の誘電率 ϵ_0 より大きく、透磁率 μ は真空の透磁率 μ_0 に等しい（磁性体を除く）とされてきた。これに対して、1968年、ロシアの研究者 V. G. Veselago により誘電率 ϵ と透磁率 μ が負の値を持つ左手系メタマテリアルが提案され、この媒質が従来にはない様々な物理特性を持つことが報告された。左手系メタマテリアルの合成方法が考案されたのは、約30年後の2000年になるが、メタマテリアルの実現により、人類は媒質の物理定数を正から負の値にまで自由に制御できるようになった。例えば、図1-1に示すように、横軸を誘電率、縦軸を透磁率にとると、人類はこれまで第1象限のさらに限られたエリアでしか媒質の特性を操作できなかったが、現在は、この4つの象限全てにおいて材料定数の人工的な合成が可能になった。




図 1-1 物理定数による高周波材料の分類

一方、電子回路においては、コンデンサがもつキャパシタンスやコイルが持つインダクタンスは、いずれも常に正の値をもつものとされ、これを裏付ける Foster のリアクタンス理論も生み出された。しかし、能動素子を使うことによって、素子に入力された信号を強制的に 2 倍の振幅で入力側に押し戻す回路、すなわち Negative Impedance

Converter (NIC) を作れば, 負性キャパシタや負性インダクタを作ることが可能になる.

従来の通常キャパシタ ($C>0$) が作るリアクタンスは周波数に対して負に反比例するのに対して, 負性キャパシタ ($C<0$) のそれは正に反比例する. 一方, 従来の通常インダクタ ($L>0$) が作るリアクタンスは周波数に比例するのに対して, 負性インダクタ ($L<0$) のそれは負に比例する. このことから, 負性回路素子は従来の素子とはまったく異なる周波数特性を持つ新しい素子として位置づけることができる.

1-2 論文の構成

第 2 章では, はじめにメタマテリアルがもつ特異な特徴を紹介し, 伝送線路理論に基づいてメタマテリアルがもつ特徴を実現する回路として, 右手系・左手系複合伝送線路 (CRLH TL, Composite Right/Left-Handed Transmission Line) 構造を示す. CRLH 伝送線路を平面の構造で構成したとき, 従来の伝送線路より小型化が実現できることを示す. その平面構造を更に小型化する手法として, 積層 CRLH 伝送線路を提案するとともに, その特性を理論および実験で示す. 更なる小型化を目指して, LTCC 積層化技術を用いて積層 CRLH 伝送線路を構成し, その特性を理論と実験で示す.

第 3 章では, 負性回路素子 (Non-Foster 素子) の実現方法として, Negative Impedance Converter (NIC) 回路の基本特性を示す. 章の前半では, 低い周波数帯域で安定した負性キャパシタンス値が得られる, 倍電圧増幅回路にエミッタフォロワを実装した NIC 回路を提案する. 章の後半では, 高周波領域で広帯域にわたって安定に動作する, オハイオ州立大学の研究グループが提案する Linvill 型 NIC 回路の特徴を, 理論と実験で示す. その結果, NIC 回路自身が抵抗成分をもつため, 高周波電力を消費してしまう新たな問題点を発見した. この問題を解決する手法を提案し, リアクタンス成分のみを持つ純粋な Non-Foster 素子を実現する.

第 4 章では, 分布定数線路と集中定数線路の 2 つの独立した概念を設計時に同時に利用した, 超小型 Ultra Wide Band (UWB) 帯域通過フィルタを提案し, その特性を理論と実験により検討する.

最後に第 5 章で結論とする.

第2章 積層電磁メタマテリアル

2-1 はじめに

電磁気学の基礎方程式であるマクスウェル方程式には、物質の電界および磁界に対する応答を規定する物理量として誘電率 ϵ と透磁率 μ が登場する。長い歴史の中で、通常の媒質の誘電率は真空の誘電率より大きく、透磁率 μ は真空の透磁率 μ_0 に等しい（磁性体を除く）とされてきた。これに反し、1968年、ロシアの科学者 V. G. Veselago は、誘電率と透磁率がともに負となる媒質を仮定して、そこに発現する奇異な物理現象、すなわち媒質界面で通常の屈折とは逆方向に曲がる「負の屈折率」や電磁波エネルギーの伝搬方向とは逆向きに位相が動く「バックワード波の伝搬」等を発見した[1]。この理論は現代の左手系メタマテリアルの基礎となったが、その当時は誘電率、透磁率がともに負になる媒質はありえないと考えられ、およそ30年間にわたって注目を浴びることはなかった。

2000年、米国 UCS の D. R. Smith は、人工誘電体である細い金属ワイヤと人工磁性体であるスプリットリング共振を用いたメタマテリアルを発表した[2]。左手系メタマテリアルの製作に初めて成功したことから、この分野は徐々に注目され始めた。

メタマテリアルを実現する方法として提案された構造はいくつかあり、その内の一つがスプリットリング共振器を用いたものであるが、この構造は挿入損が大きく、狭帯域な特性を持つものであった。別の構造として、伝送線路理論に基づいた回路構造がある。伝送線路理論に基づいたメタマテリアルは、伝送線路の等価回路に対して直列にキャパシタ、並列にインダクタを加えたユニットセル構造を複数個直列に接続することで負の誘電率と透磁率を生成する。また、従来の伝送線路の等価回路は直列にインダクタ、並列にキャパシタが配置されるが、これとは逆にインダクタとキャパシタを配置した構造であることから、通常の伝送線路を右手系、メタマテリアル構造を左手系と呼んで区別している。左手系伝送線路の構成するには、従来の右手系伝送線路に直列にキャパシタ、並列にインダクタを挿入する必要があるため、左手系線路には必ず右手系の寄与が必ず含まれることになる。そのため、この構造は右手系・左手系複合伝送線路（CRLH TL, Composite Right/Left-Handed Transmission Line）と呼ばれている[3-5]。

CRLH 伝送線路には電磁波の伝搬とともに位相が進む左手系帯域と、位相が遅れる右手系帯域が存在する。この周波数による位相特性の違いをマイクロ波デバイスの設計に応用することで、高周波信号の位相を自由自在に制御することができる。その応用例として、左手系で動作する周波数帯域と右手系で動作する周波数帯域を、平衡条件が成り立つ状態で設計すれば、広帯域な通過特性をもつフィルタ回路の設計が可能になる。また、異なる電気長をもつ2本の伝送線路をスイッチングして位相制御を行う位相器にお

いて、2本の伝送線路の位相差が設計周波数帯域で一定となるように位相特性を設計すれば、動作周波数幅の広帯域化も実現できる。さらに、2周波動作の共振器やフィルタにおいては、これまで2周波動作の場合は基本共振周波数と2次の共振周波数の比が必ず整数倍にしか選ぶことができなかつたが、個々の周波数において位相特性を自由に設計できるCRLH伝送線路を共振エレメントに利用すれば、2つの動作周波数を自由に選べる共振器やフィルタの設計が可能となる[6].

一方、CRLH伝送線路技術を分布定数回路に用いれば、回路の大幅な小型化も実現できる。例えば、ラットレース回路は1本の3/4波長線路(電気長 270°)と3本の1/4波長線路(電気長 90°)により構成される電力分配合成回路であるが、この長大な 270° 線路を1/4波長の左手系線路(電気長 -90°)に置き換えることで、従来の回路寸法を大幅に小型化できる[7].

その他、CRLH伝送線路構造を用いた漏れ波アンテナの研究も盛んに行われている[8].従来の漏れ波アンテナではビームの周波数操作角を最大 90 度までしか取れなかつたが、CRLH伝送線路を漏れ波アンテナのエレメントに使用することにより、右手系領域でアンテナ前方に 90 度の振れ角を、また左手系領域でアンテナ後方に 90 度の振れ角を実現でき、ビームの周波数操作角を最大 180 度まで拡大することに成功している。

また、CRLH伝送線路の左手系の位相進みと右手系の位相遅れの特性を同量に設計して位相変化を相殺すれば、位相変化のない伝送線路を設計することも可能になる。これを応用すれば、位相変化量を零にすることができ、長さに依存しない共振(零次共振)を実現することも可能になる[9].さらに、このような零位相特性をもつ伝送線路を大規模アレイアンテナの給電回路に応用することで、給電回路の小型化を実現している例もある[10].このように小型アンテナへの応用例は数多く報告されており、メタマテリアルの考え方に基づくマイクロ波アンテナもいくつか報告されている[11,12].

以上の例はいずれもCRLH伝送線路を平面構造で設計し、回路の高機能化、広帯域化、小型化を図ったものである。本章では、このような興味深い特徴を有するCRLH伝送線路を積層構造で実現することで、回路のさらなる大幅な小型化と広帯域化が可能であることを示す。超小型化の例として、低温焼成セラミック基板(LTCC, Low-Temperature Co-fired Ceramics)技術を用いてUWBフィルタの設計を行う。

2-2 メタマテリアルとは

メタマテリアルとは英語で「Metamaterial」と表記され、ギリシャ語に語源をもつ「Meta」は英語で言うところの「Beyond」に相当することから、「超越した媒質」と総じて訳すことができる。自然界に存在する通常の媒質は誘電率と透磁率がともに正の値を持つものに対して、このメタマテリアルは自然界には存在しない誘電率と透磁率がともに負の値を持つ特異な媒質である。ここでは、メタマテリアルによって作り出す特異な物理現象について説明する。


A. 負の誘電率と負の透磁率

通常の媒質、すなわち右手系媒質は誘電率、透磁率がともに正の値を持っている。誘電率とは、物質内での電荷とそれによって与えられる力との関係を示す係数であり、各物質は固有の誘電率を持っている。また、誘電率は電界に対して物質の原子、または分子がどのように応答するかによって定まる。透磁率とは磁界の強さ H と磁束密度 B との関係を示す係数を、 $B=\mu H$ で表した時の μ で表される媒質定数である。左手系メタマテリアルでは、この誘電率と透磁率が負の値で表される。

B. バックワード波の伝搬

一般に、電界 E と磁界 H で作られる面に対して垂直な方向に、位相の動きである位相速度 v_p とエネルギーの動きである群速度 v_g をとる。右手系媒質では、位相速度と群速度が同じ方向を向くために、位相が動く方向にエネルギーが運ばれることになる。このような自然な波動の動きを見せる従来の右手系媒質に対して、左手系媒質では、位相速度と群速度が逆の方向を向くことになる。すなわち、エネルギーが運ばれる方向とは逆方向に媒質内の電磁界の位相が動くことになる。このような電磁波のことをバックワード波 (Backward wave propagation) と呼ぶ。


図 2-1 は上記の特徴を示したものである。また図 2-2 は、方形導波管に右手系媒質、左手系媒質、右手系媒質の順で満たしたときの電界の動きを図示したものである。左側のポートから入力された電磁波は、右手系媒質内をエネルギーの伝搬方向と位相が同じ方向に向かって動く。その後、左手系媒質との境界面に達した電磁波は左手系媒質内へと進入するものの、エネルギーの伝搬方向とは逆を向いて位相が動き出す。しかし、右側の右手系媒質内へと進入すると、再びエネルギーの伝わる方向と同じ方向に位相も動き始め、右側のポートから出力される。



(a) 右手系媒質

(b) 左手系媒質

図 2-1 各媒質内における群速度(v_g)と位相速度(v_p)の関係



エネルギーの伝搬方向

図 2-2 左手系領域を含む導波管内の電界の動き. 図中の RH は右手系媒質 (Right-Handed Material) を, LH は左手系媒質 (Left-Handed Material) を意味する.

C. 負の屈折率

右手系媒質内では比誘電率を ϵ_r , 比透磁率を μ_r とした場合, 屈折率 n は以下の計算式で与えられる.

$$n = \sqrt{\epsilon_r \mu_r} \quad (2.1)$$

ここで 2 種類の右手系媒質 n_1 と n_2 がある境界面で接しているときを想定する. 入射した電磁波はスネルの法則の条件式にしたがって屈折する.

$$n_1 \sin \theta_1 = n_2 \sin \theta_2 \quad (2.2)$$

誘電率, 透磁率がともに正である場合, 屈折率 n は正の値を持つ. しかし一部の媒質, Plasma や Ferrite などは誘電率, 透磁率がそれぞれ負の値を持つ (Plasma は誘電率が負, Ferrite は透磁率が負の値を持つ) ため, 屈折率 n は虚数となる. つまり入射した電磁波は媒質に対して損失として作用し, 媒質へ進入することはできない.

左手系媒質においては誘電率, 透磁率が共に負の値を持つため, 屈折率 n は実数となり, 次式のように負の値を持つ.

$$n = -\sqrt{\epsilon_r \mu_r} \quad (2-3)$$

図 2-3 は各媒質に電磁波を入射させたときの屈折方向を示す図である.




図 2-3 媒質の誘電率 ϵ , 透磁率 μ の符号と電磁波を入射させたときの屈折方向

D. レンズ効果

負の屈折率を利用したものにレンズ効果への応用がある. 右手系媒質, 左手系媒質, 右手系媒質を並べ電磁波を伝搬させたとき, 電磁波は一つ目の境界で負の屈折率によって内側に屈折し焦点を結ぶ. そして二つ目の境界で正の屈折率によって外側に屈折し, 焦点を結ぶ. 特に右手系媒質の屈折率と左手系媒質の屈折率の絶対値が等しい場合, (式 2.4)に従って, それぞれ媒質に進入した電磁波は純粹に一点のみで焦点を結ぶ. これをレンズ効果と呼ぶ.

$$n_{RHM} = -n_{LHM} \quad (2-4)$$




図 2-4 レンズ効果

2-3 CRLH 伝送線路理論

CRLH 伝送線路は、図 2-5 に示すユニットセルと呼ばれる伝送線路の最小単位(線素)が直列にいくつもつながった構造を用いて実現できる。このユニットセル、右手系要素と呼ばれる直列インダクタ (インダクタンス $L'_R \Delta z$) と並列キャパシタ (キャパシタンス $C'_L \Delta z$)、および左手系要素と呼ばれる並列インダクタ (インダクタンス $L'_L \Delta z$) と直列キャパシタ (キャパシタンス $C'_R \Delta z$) により構成される。ここで、 L'_R 、 L'_L はいずれも単位長さあたりの線路のインダクタンスを、 C'_R 、 C'_L は単位長さあたりの線路のキャパシタンスを、 Δz はユニットセル長をそれぞれ意味している。

さらに、 C'_L と C'_R を 1 ユニットセルあたりのキャパシタンス、 L'_L と L'_R を 1 ユニットセルあたりのインダクタンスとして、後の式でこれらを使用する。ユニットセルの長さ方向に z 軸をとり、長さ Δz のユニットセルに対して、入力ポートの位置を $z=z$ 、出力ポートの位置を $z=z+\Delta z$ で表すと、入力ポートにおける電圧と電流は $V(z)$ 、 $I(z)$ のように、また出力ポートの電圧と電流は $V(z+\Delta z)$ 、 $I(z+\Delta z)$ のように定義できる。




図 2-5 CRLH 伝送線路のユニットセルの等価回路

ここで、ユニットセルあたりの直列インピーダンス Z' と並列アドミッタンス Y' は、

$$Z' = j\omega L'_R + \frac{1}{j\omega C'_L} \quad (2-5)$$

$$Y' = j\omega C'_R + \frac{1}{j\omega L'_L} \quad (2-6)$$

したがって、 Δz の長さをもつ2端子回路の波動方程式は

$$\frac{dV(z)}{dz} = -Z'I(z) = -\left(j\omega L'_R + \frac{1}{j\omega C'_L}\right)I(z) \quad (2-7)$$

$$\frac{dI(z)}{dz} = -Y'V(z) = -\left(j\omega C'_R + \frac{1}{j\omega L'_L}\right)V(z) \quad (2-8)$$

となり、 $V(z)$ と $I(z)$ は、

$$\frac{d^2V(z)}{dz^2} = -\gamma^2 V(z) = 0 \quad (2-9)$$

$$\frac{d^2I(z)}{dz^2} = -\gamma^2 I(z) = 0 \quad (2-10)$$

のように導出される。このときの伝搬定数 γ は、

$$\gamma = \alpha + j\beta = \sqrt{Z'Y'} \quad (2-11)$$

である。ただし、 α は減衰定数、 β は位相定数である。これらの方程式から $V(z)$ と $I(z)$ を導出すると、

$$V(z) = V_0^+ e^{-\gamma z} + V_0^- e^{+\gamma z} \quad (2-12)$$

$$I(z) = I_0^+ e^{-\gamma z} + I_0^- e^{+\gamma z} = \frac{\gamma}{Z'} (V_0^+ e^{-\gamma z} - V_0^- e^{+\gamma z}) \quad (2-13)$$

線路が無損失($\alpha=0$)であるとき、位相定数は符号関数 $s(\omega)$ を用いて、

$$\beta = s(\omega)\sqrt{-Z'Y'} = s(\omega)\sqrt{\omega^2 L'_R C'_R + \frac{1}{\omega^2 L'_L C'_L} - \left(\frac{L'_R}{L'_L} - \frac{C'_R}{C'_L}\right)} \quad (2.14)$$

と表せる。ただし，左手系領域では $s(\omega)=-1$ ，右手系領域では $s(\omega)=+1$ となる。また，位相速度 v_p と群速度 v_g は以下の式で定義される。

$$v_p = \frac{\omega}{\beta} = \frac{s(\omega)\omega}{\operatorname{Re}\left(\sqrt{\omega^2 L'_R C'_R + \frac{1}{\omega^2 L'_L C'_L} - \left(\frac{L'_R}{L'_L} - \frac{C'_R}{C'_L}\right)}\right)} \quad (2.15)$$

$$v_g = \left(\frac{\partial\beta}{\partial\omega}\right)^{-1} = \frac{\left|\omega L'_R C'_R - \frac{1}{\omega^3 L'_L C'_L}\right|}{\operatorname{Re}\left(\sqrt{\omega^2 L'_R C'_R + \frac{1}{\omega^2 L'_L C'_L} - \left(\frac{L'_R}{L'_L} - \frac{C'_R}{C'_L}\right)}\right)} \quad (2.16)$$

ここで，CRLH ユニットセルを構成するキャパシタンスとインダクタンスは，

$$C_L = \frac{C'_L}{\Delta z}, \quad C_R = C'_R \Delta z, \quad L_L = \frac{L'_L}{\Delta z}, \quad L_R = L'_R \Delta z \quad (2.17)$$

となる。このときのユニットセル内における位相変化量は以下の式となる。

$$\Delta\varphi = \beta\Delta z = s(\omega)\sqrt{\omega^2 L'_R C'_R + \frac{1}{\omega^2 L'_L C'_L} - \left(\frac{L'_R}{L'_L} - \frac{C'_R}{C'_L}\right)} \quad (2.18)$$

この式は，CRLH ユニットセルの分散特性を示しており，図 2-6(a)は平衡条件を満たさない不平衡状態のとき ($L_L/L_R \neq C_L/C_R$)，図 2-6(b)は平衡条件を満たすとき ($L_L/L_R = C_L/C_R$) の位相特性を示している。




図 2-6 分散特性


CRLH 伝送線路の通過帯域特性は、低周波域では左手系として、高周波域では右手系として動作することがわかる。図 2-6(a)の不均衡状態では右手系通過帯域と左手系通過帯域との間に阻止帯域（バンドギャップ）が存在しているが、図 2-6(b)の平衡状態においては阻止帯域は消滅し、左手系通過帯域から右手系通過帯域へと通過帯域が途切れることなく続いていることがわかる。CRLH 伝送線路は左手系領域ではバックワード波が、右手系領域ではフォーワード波が伝搬する特徴をもつ。言い換えれば、左手系領域では電磁波の伝搬とともに位相が進み、右手系領域では位相が遅れるように動作する。

2-4 積層 CRLH 伝送線路


2-4-1 回路構成

CRLH 伝送線路のユニットセルは図 2-7(a)に示すように、右手系の要素（直列のインダクタンス L_R 、並列のキャパシタンス C_R ）と、左手系の要素（並列のインダクタンス L_L 、直列のキャパシタンス C_L ）で構成されている。マイクロストリップ線路構造で構成された平面型 CRLH 伝送線路を図 2-7(b)に示す[4]。波の伝播方向に対し、直列方向にくし型のギャップを用いて直列キャパシタンス C_L を、並列方向にショートスタブを用いて左並列インダクタンス L_L を与える構造となっており、これらの構造はマイクロストリップ線路構造で実現されているため、寄生容量 C_R と L_R が存在する。

同様に、積層型の CRLH 伝送線路のユニットセルを図 2-8 に示す。キャパシタンス C_L は平行平板型の電極間に、インダクタンス L_L はメアンダラインで与えられ、平行平板を接続する直列ビアが L_R 、平行平板と側面の金属シールド部間との結合により C_R が発生する。これより、等価回路が垂直方向に構成されていることを除いて、平面型の CRLH 等価回路と同じ構造をとることがわかる。




(a) 1 ユニットセルの等価回路




(b) 構成図

図 2-7 平面型 CRLH 伝送線路



(a) 1 ユニットセルの等価回路



(b) 構成図

図 2-8 積層型 CRLH 伝送線路

2-4-2 積層 CRLH 伝送線路の歴史

積層 CRLH 伝送線路構造を用いれば、平行平板間の結合を調整するだけで必要な容量 C_L が容易に得られる。さらに、LTCC 技術を用いれば、更なる小型化で実現できる。ここでは、小型、広帯域、低挿入損な特徴をもつ積層 CRLH 伝送線路の研究の歴史を紹介する。


積層 CRLH の研究の歴史は、大きく分けると 3 つの世代に分類される。図 2-9(a) に 2005 年に報告された構成図と特性を示す。平面型 CRLH 伝送線路を小型に実現するためには、積層 CRLH 伝送線路を用いて構成することが有効であることが示された[13]。この回路全体の寸法は $15.2 \times 20.3 \times 4.1 \text{ mm}^3$ 、ユニットセルあたりの寸法は約 1 mm であり、周波数 0.26 GHz から 0.81 GHz (中心周波数 0.53 GHz) まで左手系で動作していることが確認された。しかしながら、左手系の周波数帯域が非常に狭く、帯域内の挿

入損失も大きく、左手系と右手系との動作帯域間に大きなバンドギャップが生じることで、広帯域化は実現されなかった。


図 2-9(b)に 2008 年に新しいユニットセル構造をもった積層 CRLH 伝送線路の構成図と特性を示す[14]。この回路の特性は、広帯域で低挿入損失な理想的な左手系動作を得ることで、右手系の動作帯域との間に生じていたバンドギャップを無くし、平衡条件 $C_L/L_L=C_R/L_R$ を満たした CRLH 伝送線路構造を実現している。2005 年に提案した構造から、次のように変更することで、右手系帯域と左手系帯域の間に生じたバンドギャップを無くし、理論解析では 1.8 GHz から 8.7 GHz、実験では 1.6 GHz から 10.6 GHz までの幅広い周波数特性を得ている。

- A. 平行平板に切り欠きを設け、中央に設置した垂直導体ビアと平行平板に切り欠きを設けることにより生じた細線を接続することで、大きな直列インダクタンス L_R を得る、
- B. 平行平板とメアンダラインとの間に生じる自己共振を抑えるため、メアンダラインを平行平板の外側に設置する、


図 2-9(c)に 2011 年に LTCC 技術を用いて、更なる小型化を実現した積層 CRLH 伝送線路の構成図と特性を示す[15,16]。厚み 0.05 mm のセラミックシートを用いて平行平板間の結合キャパシタンスを、メアンダラインを幅 0.06 mm の非常に細い構造で実現することにより、小型化を実現している。また、右手系の寄生成分 C_R と L_R を減少させている。この構造より得られる特性は、比帯域 100 %以上の広帯域な左手系の周波数特性を持っている。試作したモデルの測定結果より、通過帯域は周波数 2.5 GHz から 23.2 GHz、左手系の周波数帯域は 2.5 GHz から 11.7 GHz までの広帯域な特性が得られている。次節以降では、LTCC 技術を用いた積層 CRLH 伝送線路に関して詳しく説明する。



(a) 2005年に提案された積層 CRLH 伝送線路[13]



(b) 2008年に提案された積層 CRLH 伝送線路[14]




(c) 2011年に提案されたLTCC技術を用いた積層CRLH伝送線路[15,16]
 図 2-9 積層型CRLH伝送線路の概略図, 試作モデルの写真および周波数特性


2-4-3 LTCC技術を用いて構成する積層CRLH伝送線路

A. フィルタの構造


図 2-10 に LTCC 技術を用いて構成する積層 CRLH 伝送線路を示す。中央に切り欠きを設けたリング状の平行平板（緑色）を 2 枚重ね、重ね合わせた平行平板の中間にメア
 ンダライン（赤色）を設ける。これらを中央にビアを設けて上下を接続し、ユニットセルを構成する。このユニットセルを 3 個積み重ねて、その上下にステップインピーダンス形状の入出力ポート（青色）を配置する。これらの構造を導波管型の接地導体内に収め、ユニットセル内をセラミックシート A の媒質で満たす。また、LTCC で作製した超小型な構造では、ユニットセルとその上下に配置した接地導体との結合が無視できず、特性の劣化を引き起こす原因となるため、入出力ポート部はセラミックシート B を用いてその影響を軽減する。この構造の詳細な寸法および使用した媒質を表 2-1 に示す。



(a) 立体図



(b) 断面図



(c) 各層のパーツ


図 2-10 LTCC 技術を用いた積層 CRLH 伝送線路

表 2-1 LTCC 技術を用いた積層 CRLH 伝送線路の各部寸法及び媒質定数


Dimensions (unit in <i>mm</i>)				
Parallel-plate	Outer-size	0.6 x 0.6	Open-window (OW)	0.27 x 0.27
Thin line in OW	length	0.1	width	0.06
Meander line	length	4.26	width	0.06
via	length	0.1	diameter	0.1
I/O electrode	Head	0.6 x 0.6	Feeder	0.45 x 0.22
Spacing between parallel-plate and meander line in unit cell				0.050
Spacing between parallel-plates of adjacent unit cells				0.050
Spacing between parallel-plate and I/O electrode				0.025
Overall dimensions		1.5 x 1.5 x 0.95	I/O port size	1.5 x 1.5 x 0.25
UC size		1.5 x 1.5 x 0.15	Number of UC	3
Ceramic materials				
Unit cells (A)	ϵ_{r1}	7.1	$\tan\delta$	0.005
I/O ports (B)	ϵ_{r2}	5.0	$\tan\delta$	0.001

B. 積層 CRLH 伝送線路の特徴


ここでは、積層 CRLH 伝送線路がもつ位相特性と電気長を求める手法を示す。図 2-11 に、積層 CRLH ユニットセルを 4, 6, 8 個積み重ねたときに得られた結果をそれぞれ示す。理論解析は Ansys 社の HFSS を用いて行った。回路の寸法はユニットセルの個数以外はすべて表 1 に示したものと同一である。図 2-11(a)および(b)は入出力ポートを含めたときの散乱特性と位相特性を示している。図 2-11(b)の結果より、各ユニットセル数で得られた位相特性のグラフが、周波数 12.1 GHz、位相特性 39.3° の位相遅れを有する点において交差する結果となった。この結果より、CRLH ユニットセルの構造では位相変化は零であるが、上下に設置された入出力ポートに存在するストリップ線路によって、右手系の位相遅れが 39.3° 生じていることがわかる。そこで、入出力ポートによる位相変化を無くすため、解析モデル上に設置されたポートを伝送線路の長さ 0.9 mm だけオフセットを与える。これより得られた、積層 CRLH 伝送線路のみで得られる位相変化の結果を図 2-11(c)に示す。結果より、各ユニットセル数で得られた位相変化は、周波数 12.1 GHz において 0° を示していることから、積層 CRLH 伝送線路の構造では位相変化が生じていないことがわかる。この位相特性から、各ユニットセル数で得られた位相変化量の合計値の結果を図 2-11(d)に示す。この位相特性の結果より 1 ユニットセルあたりの位相変化量を求める。ユニットセル数を N 個とすると、N セルと N+2




(a) 散乱特性




(b) ポートを含む位相特性




(c) ポートの影響を取り除いた位相特性



(d) 積み重ねたセルの合計位相特性



(e) 1ユニットセル当たりの分散特性



(f) 1ユニットセル当たりの電気長

図 2-11 ユニットセル数を 4, 6, 8 個としたときの LTCC 積層 CRLH 伝送線路の特徴

セルの位相特性の差を2で割ると、1ユニットセルあたりの位相特性を求めることができる。図2-11(e)に位相差から求めた分散特性を示す。結果より、4, 6, 8個から得られた分散特性は3.0 GHzから18 GHzまで完全に一致していることがわかる。また、このグラフから、12.1 GHzまでの周波数は左手系の特性、12.1 GHzから18.0 GHzまでの周波数では右手系の特性を示していることがわかる。さらに、バンドギャップが存在していないことから、この積層CRLH伝送線路は平衡条件($C_L L_R = C_R L_L$)を満たしていることがわかる。図2-11(f)に1ユニットセル当たりの電気長を示す。グラフより、 30° 、 60° 、 90° の電気長が得られる周波数はそれぞれ7.0 GHz、5.0 GHz、4.0 GHzの周波数であることがわかる。

C. LTCC技術を用いて作製

LTCCとは、低温同時焼成セラミックス (Low Temperature Co-fired Ceramics) の略称であり、 900°C 程度の低温で同時焼成を可能とした技術である。LTCCの作製工程は、①シート上にビアを形成。②形成したビアに導体ペーストを充填。③回路パターンを印刷。④回路パターンが印刷されたシートを順番に重ねる。⑤重ねたシートを同時に焼成の工程で作製される。図2-12にLTCC技術を用いて作製した積層CRLH伝送線路を示す。さらに、出来上がった積層CRLH伝送線路をあらゆる側面から撮影したものを図2-13に示す。また、理論解析上での全体の寸法は $1.5 \times 1.5 \times 0.95 \text{ mm}^3$ であったが、作製したモデルは $1.55 \times 1.39 \times 1.04 \text{ mm}^3$ となった。

図2-14に作製したものを、図2-13の破線(黄色)で示した平面上に沿って切断したときの断面図を示す。断面図をみると、中央が膨れ上がっている様子がみえる。これは、設計したモデルは、中央に設置したビアがXY平面上の同一線上に存在していることから、導体の量が他の箇所より多くなり、作製時に上から与えた圧力による収縮効果が小さくなったためである。図2-14(b)(c)(d)(e)は、図2-14(a)で指定した箇所を拡大したものである。図(b)はメアンダラインの断面図であり、作製した回路の中央が膨れ上がっているため、メアンダラインが右上方向へ向かって傾いていることがわかる。図2-14(c)はメアンダラインを更に拡大し、ストリップ線路の断面図をみたものであり、上から圧力をかけたことによって、導体の両サイドのエッジが潰れて猫の目のような構造になっているのがわかる。図2-14(d)はユニットセル間のギャップを、図2-14(e)は入出力ポートの平行平板と、ユニットセルの平行平板とのギャップ部を拡大した図で、中央付近2か所と両側2か所、合計4か所を計測したときの寸法を示している。寸法に若干の誤差が生じているが、ほぼ同じ寸法のギャップを構成している様子がわかる。




図 2-12 LTCC 技術を用いて作製した積層 CRLH 伝送線路
回路寸法は左から $1.5 \times 1.5 \times 0.95 \text{ mm}^3$, $1.5 \times 3.0 \times 0.95 \text{ mm}^3$, $3.0 \times 3.0 \times 0.95 \text{ mm}^3$







図 2-13 作製した積層 CRLH 伝送線路を各面から撮影した写真




(a) 断面図




(b) メアンダラインの断面図



(c) ストリップ線路の断面図



(d) ユニットセル間の断面図



(e) 入出力ポートと平行平板間の断面図


図 2-14 作製した積層型 CRLH 伝送線路を図 2-13 の黄色破線上で切断したときの写真

2-5 積層メタ材料の更なる小型化


2-5-1 プリント基板上に実装した積層 CRLH 伝送線路

図 2-15(a)の積層 CRLH 伝送線路構造を図 2-15(b)に示すようにマイクロストリップ線路上に実装するには, 図 2-15(c)に示すようにマイクロストリップ線路にギャップを設けて, これに積層 CRLH 伝送線路の入出力ポートを接続する. さらに積層 CRLH 伝送線路の周囲を覆う外導体をマイクロストリップ線路の接地導体に接続するために, 接地用のパッドを上述のギャップ間に設けてビアを介して接地をとる.


ここでは積層 CRLH 伝送線路をマイクロストリップ線路上に実装したときの特性を検討するため, 比誘電率 $\epsilon_r=10.0$, 損失角 $\tan\delta=0$, 厚み 0.3 mm の基板の上に線路幅 0.2 mm のマイクロストリップ線路を設けたモデル図 2-15(d)を考える.




(a) 積層 CRLH 伝送線路を単体で解析するときの解析モデル



(b) プリント基板上に積層 CRLH 伝送線路を実装したときのイメージ図




(c) 積層 CRLH 伝送線路をマイクロストリップ線路に実装するときの位置関係




(d) 積層 CRLH 伝送線路をマイクロストリップ線路上に実装した解析モデル

図 2-15 積層 CRLH 伝送線路



(a) 積層 CRLH 伝送線路単体モデル (図 2-15(a)) の特性



(b) プリント基板上に実装したモデル (図 2-15(d)) の特性

図 2-16 電磁界シミュレータ HFSS を使用して計算した散乱特性の比較

図 2-15(a)の解析結果を図 2-16(a)に、図 2-15(d)の解析結果を図 2-16(b)にそれぞれ示す。通過特性 $|S_{21}|$ の結果から、両モデルはともに通過帯域 3.5 GHz から 16.4 GHz と同じ特性を示しているが、図 2-15(a)の解析モデルでは最小挿入損は 8.0 GHz で 0.24 dB であったのに対して、図 2-15(d)のプリント基板上に設置した解析モデルの最小挿入損は 9.5 GHz で 0.44 dB となり、わずかながらプリント基板上に設置したモデルの方が挿入損が増加する結果となった。また、反射特性 $|S_{11}|$ を比較してみると、周波数全域にわたって反射量が減少する結果となった。この原因として、マイクロストリップ線路の伝搬モードから積層構造で構成した CRLH 伝搬モードに移行したときに生じたインピーダンス不整合の影響が考えられる。

2-5-2 小型化へのアプローチ 1 上下ポートの誘電体の厚み調整

図 2-17 に、プリント基板上に積層 CRLH 伝送線路を実装した構造の断面図を示す。マイクロストリップ線路の入力ポートから励振された信号は、ポイント T_1 でマイクロストリップ線路モードからストリップ線路モードに変換され、その後、ユニットセルが積層された積層 CRLH 伝送線路の最下部に向かって進み、ポイント T_2 で CRLH モード（左手系の帯域では上から下へ進むバックワード波、右手系の帯域では下から上へ進むフォワード派）に変換され、 T_3 ポイントで再びストリップ線路モードとなり、 T_4 モードで最終的にマイクロストリップ線路モードに再変換され、出力される。このように、マイクロストリップ上に実装したモデルにおいては計 4 回の伝搬モード変換が生じているために、これによるインピーダンス不整合が発生し、挿入損失が増加する。






図 2-17 プリント基板上に設置することを想定した積層 CRLH 伝送線路の断面図

提案した積層 CRLH 伝送線路の全体の寸法は $1.5 \times 1.5 \times 0.95 \text{ mm}^3$ であるが、CRLH のユニットセル構造だけの寸法は $1.5 \times 1.5 \times 0.45 \text{ mm}^3$ であり、回路全体の寸法からその割合を計算すると 47% にしか過ぎず、残りの 53% は給電部で構成されている。そこで、回路全体の寸法の半分以上を占める給電部の構造を小さくすることで、更なる小型化を試みる。

図 2-18(a) にこれまで提案してきた積層 CRLH 伝送線路の基本構成図を示す。基本構造では、給電部に設置された LTCC 基板の厚みは 0.25 mm であった。それに対して図 2-18(b) の構造ではこの給電部の厚みを 0.05 mm まで薄くして、特性インピーダンス 50Ω を維持するように、ストリップ線路の幅を基本構造の 0.22 mm から 0.18 mm に変更した。このときの回路全体の寸法は $1.5 \times 1.5 \times 0.55 \text{ mm}^3$ となり、基本構造の回路全体の寸法 $1.5 \times 1.5 \times 0.95 \text{ mm}^3$ から z 軸方向に 42% の小型化を実現している。




(a) 積層型 CRLH 伝送線路の基本構造




(b) 上下の入力ポート部の誘電体の厚みを薄くした縮小構造

図 2-18 プリント基板上に積層 CRLH 線路を設置した構成図



(a) 図 2-18(a)の基本構造 (破線) と図 2-18(b)の縮小構造 (実線) の散乱特性



(b) 誘電体の厚みを薄くした縮小構造 (図 2-18(b)) の 10.0 GHz における電界分布

図 2-19 誘電体の厚みを薄くした縮小構造の理論解析結果

図 2-19(a)に理論解析により得られた反射特性 $|S_{11}|$ と通過特性 $|S_{21}|$ を示す. 破線は基本構造のとき, 実線は上下の給電部を薄くして小型化を実現した構造の結果を示している. 結果より, 7.0 GHz 以上の周波数帯で大幅な特性の劣化が生じる結果となった. この原因を調べるため, 周波数 10.0 GHz における電界分布を図 2-19(b)に示す. ストリップ線路上に強い電界分布が生じていることから, ストリップ線路から CRLH 伝送線路モー

ドへの変換がうまくできていないことが原因であることがわかる。この結果から、給電部の厚みを薄くする本手法は、回路の小型化には有効ではないことがわかる。

2-5-3 小型化へのアプローチ 2 下部誘電体の削除

小型化を実現するための別の手法として、基本構成の下部に配置されたストリップ線路部の誘電体を取り外した構成を図 2-20 に示す。下部の誘電体を取り外すことで、回路全体の寸法は $1.5 \times 1.5 \times 0.7 \text{ mm}^3$ となり、基本構成から 26 %の小型化を実現している。

図 2-21(a)に理論解析より得られた反射特性 $|S_{11}|$ と通過特性 $|S_{21}|$ を示す。破線は基本構成のとき、実線は下部のストリップ線路部を取り外したときの結果を示している。マイクロストリップ線路構造から CRLH 伝送線路構造になるときのインピーダンス整合が完全ではないため、通過帯域内における挿入損失が少しだけ増加し、反射特性も悪化しているが、基本構成で得られた通過帯域特性とほぼ同じ特性を示す結果となった。図 2-21(b)に周波数 10.0 GHz における電界分布を示す。結果より、強い電界強度分布が確認できなかったことから、マイクロストリップ線路構造から CRLH 伝送線路構造への変換がスムーズに行われており、余計な共振現象も生じていない結果となった。これより、この手法は小型化に有効であることを示した。






図 2-20 積層 CRLH 伝送線路下部の入出力ポート用誘電体を取り除いた縮小構造



(a) 図 2-18(a)の基本構造 (破線) と図 2-20 の縮小構造 (実線) の散乱特性



(b) 図 2-20 に示す縮小構造の 10.0 GHz における電界分布
 図 2-21 下部の誘電体を取り除いた縮小構造の理論解析結果

2-5-4 小型化へのアプローチ3 上下ポート部の誘電体の削除[17]

図 2-22 に基本構造から，入出力ポートの上下の誘電体を取り外したときの構造を示す．この回路はマイクロストリップ線路構造の入出力ポートと，CRLH 伝送線路により構成されている．入出力ポートの形状がマイクロストリップ線路構造となっていることから，基本構造と比べて外部素子からの影響を受け易い構造となっている．

図 2-23(a)に理論解析より得られた反射特性 $|S_{11}|$ と通過特性 $|S_{21}|$ を示す．破線は基本構造のとき，実線は入出力ポートの上下の誘電体を取り外したときの構造の結果を示している．結果より，帯域通過特性は 3.5 GHz から 19.0 GHz まで得られており，基本構造よりも広帯域な特性がえられていることや，周波数 16.7 GHz において鋭いノッチ特性が得られるといった特性の違いが生じる結果となった．回路全体の寸法は $1.5 \times 1.5 \times 0.45 \text{ mm}^3$ となり，基本構造の寸法から 53 %の小型化を達成している．






図 2-22 入出力ポートの誘電体を取り除いた構造



(a) 図 2-18(a)の基本構造 (破線) と図 2-22 の縮小構造 (実線) の散乱特性



(b) 図 2-22 に示す縮小構造の 10.0 GHz における電界分布

図 2-23 入出力ポートの誘電体をすべて取り除いた縮小構造の理論解析結果

2-6 結論

本章では、まずはじめにメタマテリアルがもつ特異な特徴として、①誘電率、透磁率が負の値を持ち、②バックワード波が伝搬すること、③負の屈折率を示すこと、④負の屈折率を利用したフラットレンズが実現できることを紹介した。

伝送線路理論に基づいたメタマテリアルがもつ特徴を実現する回路として、CRLH 伝送線路構造を示した。この回路を、マイクロストリップ線路を基本とする平面形状で構成すると、ユニットセル数に比例して回路寸法が大きくなってしまったり、左手系キャパシタンスをより大きくとるために、くし形ギャップを細長くして結合面積を増やすと、細線化によるインダクタンスの増加を伴い、低い周波数で自己共振をおこしてしまうといった問題が発生する。その結果、高い周波数で動作する CRLH 伝送線路を作るのが難しく、それゆえ動作周波数の広帯域化も不可能となる。

これを解決する手法として、積層 CRLH 伝送線路構造を示した。2005 年に提案した構造は、左手系の特性は得られたものの、右手系の特性との間にバンドギャップが生じ、広帯域特性は得られず、実用的な特性を出すまでには至らなかった。2008 年に左手系と右手系の平衡条件を満たすことで、広帯域動作が可能な構造を提案し、これをもとに 2011 年、LTCC 技術を用いて超小型化を計った積層 CRLH 伝送線路を実現した。設計した理論解析モデルの寸法は $1.5 \times 1.5 \times 0.95 \text{ mm}^3$ であったが、試作モデルは回路の構造がセラミックの収縮率に影響を与えて $1.55 \times 1.39 \times 1.04 \text{ mm}^3$ の寸法となったが、しかしその有効性を十分に示すパフォーマンスが得られた。

LTCC 技術を用いた超小型積層 CRLH 伝送線路を、更に小型に実現するために回路全体の 53 % の体積を占める入出力ポートの誘電体部を、①上下の誘電体厚みを薄くする手法、②下部の誘電体を取り除く手法、③上下の誘電体を取り除く手法を提案し、それぞれの特徴を示した。③の構造の寸法は $1.5 \times 1.5 \times 0.45 \text{ mm}^3$ となり、基本構造の寸法から 53 % の縮小化を達成した。

第3章 Non-Foster 素子

3-1 はじめに

1953年, J. G. Linvill は, 能動素子を用いて素子のインピーダンスの符号を逆転する Negative Impedance Converter (NIC) 回路を提案した[18]. この技術によって作り出される負性素子は, 音声領域において, 1988年に小型スピーカから重低音を効率よく出力する YAMAHA Servo Technology (YST) [19]に採用され, 実用化されるに至っている. しかし, 当時のトランジスタは, 高周波域で広帯域な特性をもつものが少なく, マイクロ波領域での応用はきわめて困難な状況であった.

近年, 能動素子技術の発展により, 高周波領域で安定に動作するようになったことから, 海外を中心に NIC 回路の研究が進められるようになった. 2009年, S. E. Sussman-Fort らは, Linvill の NIC 回路を用いて Non-Foster 素子を設計し, これを小型アンテナの整合回路に用いてアンテナの小型・広帯域化を実現した[20]. これは, アンテナの小型化と広帯域化がトレードオフの関係にあるとする Chu 制限[21]の理論を打ち破るものであり, この成果がきっかけとなって Non-Foster 素子の研究が世界中で注目されるようになった. 2011年, K. S. Song は Linvill 型 NIC を小型モノポールアンテナの整合回路に用いることで, 広帯域にわたりアンテナの利得が向上することを確認した[22]. 2012年, R. W. Ziolkowski らは 2 個のトランジスタを用いて構成した NIC 回路を, 小型ダイポールアンテナに実装して Chu 制限を超えたアンテナの実現に成功した[23]. その他の応用では, 2011年に H. Mirzaei らが, アレーアンテナの給電線がもつ周波数依存性を Non-Foster 素子を用いて抑える方法を提案し, ビームスクイントのないアンテナを実現した[24]. また, 2011年, D. Kholodnyak らにより FET で構成した NIC 回路を用いて広帯域な 180° 位相器を[25], 2012年には HRL 研究所の C. R. White らが Non-Foster 素子の IC 化に成功するなど[26], さまざまな興味深い研究成果が報告されている.

これまでに報告された論文がいずれも回路の広帯域な動作を目指していることからわかるように, 広帯域で安定な Non-Foster 特性をもつ NIC 回路の実現が求められている. しかしながら, NIC 回路は多くの能動素子や受動素子を用いて構成されることから, 回路に生じる寄生容量の影響により, 広帯域で安定した特性を得るのが非常に難しく[27], 寄生容量を持たず純粋なリアクタンス曲線のみをもつ Non-Foster 素子の実現にはいまだ至っていないのが現状である.

本章では, まずはじめに Non-Foster 素子が従来の電気回路素子とはまったく異なる動作をする新種の回路素子であることを示すため, その電気的特徴について説明する. これに引き続き, 章の前半では MHz 帯域において安定した動作を得ることができる, 倍電圧増幅回路にエミッタフォロワを実装した NIC 回路を提案し, これによって負性キ

キャパシタンスが実現できることを、理論および実験的に示す。さらに、回路内部におけるトランジスタ回路の増幅度を調整することにより、負性キャパシタンス値が自由に調整できる、リアクタンス可変の Non-Foster 素子を新たに提案する。さらに章の後半では、2011 年にオハイオ州立大学の K. S. Song らが提案した Linvill 型 NIC 回路をもとに、彼らの研究内容の検証を行うとともに、当時議論がなされなかった NIC 回路自身が副次的に作り出す不要な抵抗成分についても詳しく検討する。さらに、この抵抗成分を打ち消す手法として、負性抵抗を生み出す構造を NIC 回路に追加するとともに、直流バイアス電圧の調整により完全に抑え込むことができることを見出した。これにより、従来にはなかった純度の高いリアクタンス成分のみを持つ Non-Foster 素子が実現できることを報告する。

3-2 Non-Foster 素子とは

1924 年、R. M. Foster 氏は、「損失の無い 2 端子デバイスを受動素子のみで構成する場合、リアクタンスまたはサセプタンスの周波数微分値は必ず正の値を持つ」とする Foster のリアクタンス理論を発表した[28].

$$\frac{\partial X(\omega)}{\partial \omega} > 0, \quad \frac{\partial B(\omega)}{\partial \omega} > 0 \quad (3.1)$$

これに対して、負の回路定数を持つリアクタンス素子（負性キャパシタや負性インダクタ）は、いずれもその周波数微分値が負になることから、Foster のリアクタンス理論には従わず、それゆえ Non-Foster 素子と呼ばれるようになった。

3-2-1 Non-Foster 素子の特徴

従来の通常素子（Foster 素子）と比較しながら、負性素子（Non-Foster 素子）の特徴を説明する。図 3-1 に通常素子（正の回路定数を持つキャパシタ C 、あるいはインダクタ L ）が作り出すリアクタンス曲線（青色）と、負性素子（負の回路定数を持つキャパシタ C 、あるいはインダクタ L ）が作り出すリアクタンス曲線（赤色）とを比較した図を示す。図 3-1(a)より、通常のキャパシタのリアクタンスは、周波数の増加に伴いリアクタンス値が負に反比例するのに対して、負性キャパシタのリアクタンスは、周波数に対して正に反比例する特性を示す。一方、図 3-1(b)より、通常のインダクタのリアクタンスは、周波数に正比例するのに対して、負性インダクタのリアクタンスは、周波数に対して負の傾きを持って比例することがわかる。以上のことから、通常素子のリアクタ

ンスと負性素子のリアクタンスは双対な関係にあるといえる。





図 3-1 通常素子と負性素子が作り出すリアクタンス曲線

次に、時間応答の様子から通常素子と負性素子の特徴を示す。ここでは、電圧源に出力信号として周波数 1.0 MHz、振幅 $V_{pp}=0.2\text{ V}$ の正弦波を設定し、被測定素子と並列に電圧計、直列に電流計を接続して時間応答の様子をみる。図 3.2 にキャパシタを、図 3.3 にインダクタをそれぞれ接続したときの時間応答波形を示す。いずれのグラフも電圧の時間応答波形を黒色で、素子定数が正の値をもつ通常素子を通る電流を青色で、負性素子を通る電流を赤色で示す。


キャパシタンスの特性のグラフは、正のキャパシタンス値をもつ通常素子と、負の値をもつキャパシタンス値の絶対値を 100 pF としたときの時間応答波形を示している。正のキャパシタンス値をもつ通常素子の場合、電圧に比べて電流の腹が 90° だけ早い時間に得られていることから、電流の位相が 90° 進んでいることがわかる。しかし、負のキャパシタンス値をもつ負性素子の場合、電圧に比べて電流の腹が 90° だけ遅い時間に得られていることから、電流の位相は 90° 遅れていることがわかる。このような電流が位相遅れを示す特徴は、正の値をもつインダクタンスによって得られるものであるが、その様子が負性キャパシタンスによって確認できた。

インダクタンスの特性のグラフは、正のインダクタンス値をもつ通常素子と、負の値をもつインダクタンス値の絶対値を 100 nH としたときの時間応答波形を示している。正のインダクタンス値をもつ通常素子の場合、電圧に比べて電流の腹が 90° だけ遅い時間に得られていることから、電流の位相が 90° 遅れていることがわかる。しかし、負のインダクタンス値をもつ負性素子の場合、電圧に比べて電流の腹が 90° だけ早い時間に得られていることから、電流の位相が 90° 進んでいることがわかる。このような電流の位相が進む特徴は、正の値をもつキャパシタンスによって得られるものである。

が、その様子が負性インダクタンスによって確認できた。




(a) 解析回路




(b) 時間応答波形

図 3-2 通常キャパシタ（青色）と負性キャパシタ（赤色）の電圧・電流の時間応答波形



(a) 解析回路



(b) 時間応答波形

図 3-3 通常インダクタンス（青色）と負性インダクタンス（赤色）の電圧・電流の時間応答波形

このように、時間応答の様子から負性素子の特徴をみると、負性キャパシタンスは通常インダクタンスの、負性インダクタンスは通常キャパシタンスの特徴を示すことがわかる。しかし、周波数依存性についてはまったく異なることから、これら2つの特徴を改めて整理すると、「負性キャパシタンスは周波数に反比例する正のリアクタンス値」、「負性インダクタンスは周波数に比例する負のリアクタンス値」をもつ素子であるといえる。この特徴は、従来の素子では見られない特徴をもった新しい素子であることを意味する。

3-3 Non-Foster 素子と Negative Impedance Converter 回路

1953年 J. G. Linvill 氏により、能動素子であるトランジスタを2個用いて回路を構成する Negative Impedance Converter (NIC) 回路を提案[18]し、インピーダンスの符号を逆転させることに成功した。ここでは、NIC 回路の基本構造について説明する。




図 3-4 理想的な NIC 回路

NIC 回路の理論を説明するため、図 3-4 に理想的な NIC 回路を示す。NIC 回路は、入力ポートである Port1 と、負荷 Z_L が接続される Port2 から構成される 2 端子回路である。この NIC 回路が係数 K 倍で動作するとき、入力インピーダンス Z_{in} は、

$$Z_{in} = -KZ_L \quad (3.2)$$

と表すことができ、 $K > 0$ の条件を満たすとき、入力インピーダンスが負となる。この 2 ポートで構成される理想的な NIC 回路を h 行列を用いて表現すると、図 3-5 の等価回路となる。




図 3-5 h 行列を用いて表現した NIC 回路

これを式で表すと,

$$V_1 = h_{11}I_1 + h_{12}V_2 \quad (3.3)$$

$$I_2 = h_{21}I_1 + h_{22}V_2 \quad (3.4)$$

これより, h 行列の各パラメータはそれぞれ次のように表せる.

$$h_{11} = \left. \frac{V_1}{V_2} \right|_{I_1=0}, \quad h_{12} = \left. \frac{V_1}{I_1} \right|_{V_2=0}, \quad h_{21} = \left. \frac{I_2}{V_2} \right|_{I_1=0}, \quad h_{22} = \left. \frac{I_2}{I_1} \right|_{V_2=0} \quad (3.5)$$

出力ポート (Port2) に負荷 Z_L を接続したときの入力ポート (Port1) から負荷側の見たときの入力インピーダンス Z_{in} は,

$$Z_{in} = h_{11} - \frac{h_{12}h_{21}Z_L}{h_{22}Z_L + 1} \quad (3.6)$$

となり, 条件式 (3.2) が成り立つためには, $h_{11}=0$, $h_{22}=0$, $h_{12}h_{21}=K$ となる. また, 入力インピーダンス Z_{in} が負となるためには, $K>0$ の条件を満たす必要があり, その結果 $h_{12}h_{21}$ の値は正となる. $h_{12}h_{21}$ が正の値を示すのは h_{12} と h_{21} が共に正か負の値を示すときである.

まず, h_{12} と h_{21} が共に正の値をとるとき, 式(3.3), 式(3.4)より,

$$V_1 = V_2, \quad I_1 = I_2 \quad (3.7)$$

これより, 入力ポート (Port1) を流れる電流 I_1 と, 負荷 Z_L を流れる電流 I_L との関係は,

$$I_1 = -I_L \quad (3.8)$$

となり, 入力ポート (Port1) から見た入力インピーダンス Z_{in} は,

$$Z_{in} = \frac{V_1}{V_2} = \frac{I_L Z_L}{-I_L} = -Z_L \quad (3.9)$$

となり, Z_L の符号が反転する. このように電流が反転している NIC 回路を, 電流反転型 NIC 回路と呼ぶ.

次に, h_{12} と h_{21} が共に負の値をとるとき, 式(3.3), 式(3.4)より,

$$V_1 = -V_2, \quad I_1 = -I_2 \quad (3.10)$$

これより, 入力ポート (Port1) の電流 I_1 と負荷 Z_L の電流 I_L の関係は,

$$V_1 = -I_L Z_L, \quad I_1 = I_L \quad (3.11)$$

となり, 入力ポート (Port1) から見た入力インピーダンス Z_{in} は,

$$Z_{in} = \frac{V_1}{I_1} = \frac{-I_L Z_L}{I_L} = -Z_L \quad (3.12)$$

となり, Z_L の符号が反転する. 入力ポート (Port1) から見たとき電流の方向は同じであるが, 電圧の符号が逆転しているため, これを電圧反転型 NIC 回路と呼ぶ.

3-4 倍電圧増幅回路にエミッタフォロワを実装した NIC 回路

ここでは、倍電圧増幅の NIC 回路の基本動作原理を示し、動作原理をもとに 2SC1815GR を用いて、倍電圧増幅回路にエミッタフォロワを実装した NIC 回路の特性を理論と実験により示す。

3-4-1 基本原理




図 3-6 倍電圧増幅の NIC 回路の概略図

図 3-6 に倍電圧増幅の NIC 回路の概略図を示す。回路は電圧利得 A_v の増幅器とフィードバック回路により構成されており、フィードバック回路上にインピーダンス Z_f の素子が配置されている。増幅器の入力電圧を V_i 、出力電圧を V_0 とし、増幅器に流れ込む電流を I_i 、フィードバック回路に流れ込む電流を I_f とする。入力ポートから見た入力インピーダンスを Z_m とすると、このときの Z_m は、

$$\frac{V_i}{I_i + I_f} = Z_{in} \quad (3.13)$$

となる。また、 Z_f に対してオームの法則を適用すると、

$$I_f = \frac{V_i - V_0}{Z_f} \quad (3.14)$$

が成り立つ。さらに，増幅器の出力特性 V_0 に関しては，

$$V_0 = A_v V_i \quad (3.15)$$

のように書ける。さらに，これらの3式を解くと

$$\frac{I_i}{V_i} + \frac{1 - A_v}{Z_f} = Z_{in} \quad (3.16)$$

の式を得る。一般に増幅器の入力インピーダンスは非常に大きい値をとる。そのため，式(3.16)の左辺第1項 I_i/V_i は十分に小さい値となることから，この項を無視する。さらに電圧増幅度 $A_v=2$ とすると，

$$Z_{in} = -Z_f \quad (3.17)$$

となり，増幅器の電圧増幅度を正確に $A_v=2$ になるように設計すれば，NIC 回路は等価的に負性素子として動作する。

3-4-2 回路構造




図 3-7 倍電圧増幅回路とフィードバック回路で構成した NIC 回路

図 3-7 に NIC 回路の構成図を示す. 3 個の npn 型バイポーラトランジスタを用いて回路を構成する. Tr_1 と Tr_2 はエミッタ接地型の増幅器で構成されている. Tr_1 では, 入力された信号の位相を逆転させると同時に, 約 2 倍の電圧増幅度が与えられるように設計し, Tr_2 では Tr_1 から出力された信号の位相を再度逆転すると同時に, 各素子における損失を考慮して出力の微調整を行う役割を担っている. Tr_3 はエミッタフォロワを構成しており, インピーダンスの変動に対して, 回路動作を安定化させる働きをする. Tr_3 から出力された信号は, 被反転素子 Z_f を含むフィードバック回路を介して, 入力部にフィードバックされる. 抵抗 R_1 から R_7 はトランジスタを動作させるためのバイアス用抵抗であり, 2 倍の電圧増幅度が得られるように各素子の値を決めている. さらに, 直流カット用のキャパシタ C_1 と C_2 , バイパスコンデンサ C_3 と C_4 を適所に設け, トランジスタの直流バイアス電圧を V_{cc} で与えている.

3-4-3 理想回路の基本特性

ここでは, 回路構成に理想的なトランジスタモデル (電流増幅度 $h_{FE}=100$) を用いたときの理論特性を示す. 被符号反転素子 Z_f には容量 100 pF のキャパシタを, 抵抗器には $R_1=76 \text{ k}\Omega$, $R_2=200 \Omega$, $R_3=100 \Omega$, $R_4=66 \text{ k}\Omega$, $R_5=215 \Omega$, $R_6=190 \Omega$, $R_7=300 \Omega$ を, キャパシタには $C_1=C_2=47 \mu\text{F}$, $C_3=0.1 \mu\text{F}$, $C_4=0.01 \mu\text{F}$ をそれぞれ与える. また, 直流バイアス電圧を $V_{cc}=5.0 \text{ V}$ として解析を行った. 図 3-8 に理論解析より得られた入力インピーダンスの実部と虚部の結果を示す. 得られた入力インピーダンスの虚部の曲線を見ると, 周波数が高くなるにつれて虚部の値が減少しており, さらに, プラスの値を持




図 3-8 NIC 回路 (図 3-7) の入力インピーダンス特性

っていることから、負性キャパシタンスが得られていることを示唆している。次に、この値から負性キャパシタンスの値を次式に代入して求める。

$$C = -\frac{1}{\text{Im}(Z_{in})2\pi f} \quad (3.18)$$

その結果、得られたキャパシタンス値を図 3-9 に示す。結果より、容量-100 pF の一定の値をもつ負性キャパシタンス値が得られていることがわかる。また、入力インピーダンスの実部はほぼゼロの値を得ていることから、周波数依存性のない理想的な負性キャパシタが得られていることがわかる。





図 3-9 NIC 回路 (図 3-7) が作る負性キャパシタンス特性

3-4-4 2SC1815GR を想定した理論特性


理想的なトランジスタモデルを使用すれば, 一定の値を持つ負性キャパシタンスが得られることを示した. しかし, 実際のトランジスタモデルには, パッケージの構造による寄生容量や電流増幅率 (h_{FE}) などのパラメータが含まれるため, 増幅度に周波数依存性が存在する. この影響により, 得られる負性キャパシタンスの値にも周波数依存性が生じる.

ここでは, 比較的低い周波数帯において安定した増幅度が得られる npn 型バイポーラトランジスタ 2SC1815GR ($h_{FE}=283$) を想定して理論解析を行う. 各素子の値は, 被符号反転素子 Z_f には容量 100 pF のキャパシタを, 抵抗器には $R_1=R_4=100$ k Ω , $R_2=R_5=200$ Ω , $R_3=100$ Ω , $R_6=190$ Ω , $R_7=300$ Ω を, キャパシタには $C_1=C_2=47$ nF, $C_3=0.1$ μ F, $C_4=0.01$ μ F をそれぞれ設定し, 直流バイアス電圧 $V_{cc}=5.0$ V を与えて解析を行った.

図 3-10 (a) に得られた入力インピーダンスの実部と虚部の値を示す. 結果より, 得られた入力インピーダンスの虚部の曲線は, 理想的なトランジスタを想定したときと同じように, 周波数が高くなるにつれて虚部の値が減少している様子がわかる. 周波数 19.0 MHz までは虚部の値はプラスであるが, それより上の周波数ではマイナスの値をとることから, 負性キャパシタンスが得られるのは, 周波数 19.0 MHz までであることがわかる. この曲線から計算したキャパシタンス値を図 3-10(b) に示す. 周波数 7.2 MHz までは負性キャパシタンス値 -100 pF \pm 20 pF の特性が得られている.



(a) 入力インピーダンス特性



(b) キャパシタンス特性

図 3-10 トランジスタ 2SC1815GR を使用した倍電圧増幅型 NIC 回路の理論解析

3-4-5 2SC1815GR を使用した実験特性

理論の有効性を検証するため、解析モデルで使用したトランジスタと同じ 2SC1815GR を用いて NIC 回路の作製を行う。回路の作製においては、回路パターンの影響をなるべく抑えるため、回路パターンの寸法を可能な限り小さくなるように設計する。設計した回路パターンを LPKF 社の基板加工機 Protomat S100 を用いて、FR4 両面基板の上に回路パターンを加工する。このときの回路寸法は $17 \times 17 \times 1.6 \text{ mm}^3$ である。出来あがった基板の上に、設計回路と同じ回路定数をもつ素子を半田付けし、入力部に SMA コネクタを接続する。なお、使用した抵抗器とキャパシタンスは 1005 サイズの表面実装型のものを、トランジスタ 2SC1815GR には、電流増幅度 h_{FE} が理論解析で用いた値 ($h_{FE}=283$) になるべく近いものを選定して使用した。

完成した NIC 回路の写真を図 3-11 に示す。作製した NIC 回路をベクトルネットワークアナライザに接続し、直流バイアス電圧 $V_{cc}=5.0 \text{ V}$ を与えて測定を行った。このときの入力インピーダンスの実部と虚部を図 3-12 (a) に示す。得られた入力インピーダンスの虚部の曲線は、理論解析の結果と同じように負性キャパシタンスの特徴を示している。この曲線から計算したキャパシタンス値を図 3-12 (b) に示す。得られたキャパシタンス値は負の値を示しており、周波数 6.1 MHz までは $-100 \text{ pF} \pm 20 \text{ pF}$ の負性キャパシタンスが得られている。この結果より、理論解析とほぼ同じ特性が実験により得られていることから、理論解析の有効性を確認できる。






図 3-11 トランジスタ 2SC1815GR を用いて作製した NIC 回路



(a) 入力インピーダンス特性



(b) キャパシタンス特性

図 3-12 トランジスタ 2SC1815GR を用いた倍電圧増幅 NIC 回路の実験特性

3-4-6 負性キャパシタンス値の調整が可能な NIC 回路

図 3-13 に負性キャパシタンス値の調整が可能な NIC 回路を示す。各素子の値は前項と同じであるが、 Tr_1 の増幅率を変化させて回路全体の増幅度を調整するため、抵抗 R_2 の値を $150\ \Omega$ から $250\ \Omega$ までの範囲で $25\ \Omega$ ステップで変化させて解析を行う。このとき得られたキャパシタンス値の理論特性を図 3-14 に示す。結果より、 R_2 の抵抗値が小さくなると電圧増幅度が下がり、得られる負性キャパシタンス値も小さくなる。逆に、 R_2 の抵抗値が大きくなると電圧増幅度が上がるため、負性キャパシタンス値が大きくなるのがわかる。




図 3-13 負性キャパシタンス値の調整が可能な NIC 回路の構成図




図 3-14 可変抵抗 R_2 を変化させたときの負性キャパシタンス値の理論特性

R_2 として $150\ \Omega$ の抵抗器と最大 $100\ \Omega$ までの調整が可能な可変抵抗器を直列に接続し、 $150\ \Omega$ から $250\ \Omega$ までの可変抵抗量が得られる構造にしたものを図 3-15 に示す。可変抵抗器を理論と同じように $25\ \Omega$ ステップで変化させて測定を行った。このとき得られた負性キャパシタンス値を図 3-16 に示す。理論と実験の結果はほぼ一致していることが確認できる。



図 3-15 負性キャパシタンス値の調整が可能な NIC 回路の試作モデル




図 3-16 可変抵抗器 R_2 を変化させたときの負性キャパシタンス値の実験特性

3-5 Linvill 型 NIC 回路

NIC 回路としてさまざまな研究報告例があるが、多くの場合、NIC 回路の構成やその回路に使用した素子定数の値など重要な情報が意図的に伏せられているものが多く、追試実験をするのが難しい状況にある。そのような中、オハイオ州立大学の研究グループは、文献[22]の中で Linvill 型 NIC 回路の動作原理の説明から各種実験結果の詳細に至るまで事細かに内容を述べており、Linvill 型 NIC の動作検証を行うのに最も適した有用な文献であるといえる。

本節では、Linvill 型 NIC 回路の動作原理をより詳しく説明するとともに、[22]で紹介される回路部品の一部を研究室所有の部品に置き換えて回路の最適化を行い、実験により理論解析結果の有効性を検証する。さらに、NIC 回路を小型アンテナのインピーダンス整合回路に使用したときの特性を評価するとともに、NIC 回路が理想的な負性キャパシタンスのみを作り出すのではなく、同時に不要な抵抗成分を作り出していることを NIC 回路使用上の注意点として指摘する。最後に、不要な抵抗成分を取り除き、純粋な負性リアクタンス素子として NIC 回路を動作させるための手法として、負性抵抗を得るための回路構造を新たに NIC 回路内に設け、負性抵抗と不要な抵抗成分とを相殺する方法を提案する。また、より精度よく抵抗成分をゼロにするために、バイアス電圧を調整する方法についても言及する。以上の提案をもとに、従来には存在しなかった純粋なリアクタンス素子としての Non-Foster 素子を、理論および実験により実現できることを証明する。

3-5-1 動作原理




図 3-17 Linvill 型 NIC 回路の交流回路モデル

図 3-17 に Linvill 型 NIC 回路の基本的な交流回路モデルを示す. 回路は 2 個の npn 型バイポーラトランジスタ, インピーダンス Z_f の素子, 入力端子 Port1, 出力端子 Port2 から構成されており, 外部からはこの回路が等価的に Z_f の符号が反転した素子として見えるように動作する. 出力端子に負荷 Z_L を接続し, トランジスタが A 級増幅するように直流バイアスを与える. このとき, 回路上の点 1, 2, 3, 4 における交流電圧を v_1, v_2, v_3, v_4 , 矢印の向きに流れる交流電流を i_1, i_2, i_3, i_4 と表すと, トランジスタのベース電圧とエミッタ電圧が交流的に等しくなるために, 次式が成り立つ.

$$v_4 = v_1, \quad v_3 = v_2 \quad (3.19)$$

トランジスタのベース抵抗が非常に大きな値を持つため, ベース電流を無視すると次式が成り立つ.

$$i_3 = i_1, \quad i_4 = i_2 \quad (3.20)$$

i_3, i_4 はいずれも Z_f を流れる電流であるので,

$$i_3 = i_4 \quad (3.21)$$

が成り立つ。これらをまとめると次のようになる。

$$i_1 = i_2 = i_3 = i_4 \quad (3.22)$$

さらに、 Z_f 、 Z_L に対してオームの法則を適用する。

$$v_3 - v_4 = Z_f i_3 \quad (3.23)$$

$$v_2 = Z_L i_2 \quad (3.24)$$

以上の式を連立させ、入力側の **Port1** から負荷側 **Port2** を見たときの入力インピーダンス Z_{in} を求めると、

$$Z_{in} = \frac{v_1}{i_1} = (-Z_f) + Z_L \quad (3.25)$$

となり、この回路が Z_f の符号が反転したインピーダンス素子 ($-Z_f$) と外部負荷 Z_L を直列に接続した回路として動作することがわかる。

3-5-2 回路構成




図 3-18 バイアス回路を含んだ Linvill 型 NIC 回路の構成図


バイアス回路等を含めた Linvill 型 NIC 回路の構成図を図 3-18 に示す. Tr_1 と Tr_2 エミッタ接地型で構成されており, 抵抗値 R_1, R_2, R_4, R_5, R_6 はトランジスタを動作させるためのバイアス抵抗, C_1, C_2, C_7, C_8 は直流成分を, L_1, L_3, L_5, L_7 は交流成分をカットするために, C_3, C_4, C_5, C_6 はバイパスコンデンサとしてそれぞれ与えている. また, 並列接続されたインダクタと抵抗 (L_2, R_3) および (L_6, R_7) は高周波領域での発振を, 被符号反転素子 Z_f と並列に接続されたインダクタンス L_4 は低周波領域での発振を抑圧するための回路である [22].

3-5-3 NE85630 を想定した理論特性


ここでは、図 3-18 で示した Linvill 型の NIC 回路に、npn 型バイポーラトランジスタ NE68133 (2SC3583) を使用したときの理論特性を示す。各素子の値は、抵抗器には $R_1=R_8=200\ \Omega$, $R_2=R_6=18\ \text{k}\Omega$, $R_3=R_7=150\ \Omega$, $R_4=R_5=15\ \text{k}\Omega$ を、キャパシタには $C_1=C_2=C_4=C_5=C_7=C_8=680\ \text{pF}$, $C_3=C_6=0.1\ \mu\text{F}$ を、インダクタには $L_1=L_3=L_5=L_7=2.2\ \mu\text{H}$, $L_2=L_4=33\ \text{nH}$ を、被符号反転素子 Z_f には容量 $7.0\ \text{pF}$ のキャパシタンスを設定する。また、Port2 に接続する外部負荷 Z_L には $50\ \Omega$ の抵抗値をそれぞれ用い、直流バイアス電圧を $V_{cc}=2.2\ \text{V}$ として理論解析を行う。

図 3-19 (a) にこの回路の入力インピーダンスの抵抗成分 (実部) を実線で、リアクタンス (虚部) を破線でそれぞれ示す。150 MHz から 800 MHz の周波数帯では抵抗成分の値が $70\ \Omega$ から $96\ \Omega$ まで変化しているが、これには外部負荷 $Z_L=50\ \Omega$ の抵抗成分も含まれているため、 $50\ \Omega$ を差し引くと NIC 回路自身は $20\ \Omega$ から $46\ \Omega$ の抵抗成分を作り出していることがわかる。また、リアクタンス成分は周波数が高くなるにつれて減少していることから、負のキャパシタンス値が得られていることを示している。

図 3-19 (b) に NIC 回路が作り出す負性キャパシタンス値の結果を示す。150 MHz 付近で $-7.8\ \text{pF}$, 800 MHz 付近で $-2.9\ \text{pF}$ と周波数依存性が見られるが、負性キャパシタンスが得られていることがわかる。



(a) 入力インピーダンス特性




(b) キャパシタンス特性

図 3-19 Linvill 型 NIC 回路の理論解析結果


3-5-4 モンテカルロ法による安定度評価

上記で得られた結果は、すべての素子定数が設計値通りのときである。しかし、回路を構成する実際の素子定数には設計値からの誤差が含まれている。NIC 回路は能動素子を用いて構成されているため、この素子の誤差による回路特性への影響が十分に考えられる。したがって、実験による検証を行う前に、あらかじめ素子定数の誤差による回路特性の影響を調べる必要がある。ここでは、引き続き外部負荷に $Z_L=50\ \Omega$ を接続した NIC 回路構成において、すべての受動素子に最大 1%、あるいは 5% の定数誤差をランダムに与えたときの入力インピーダンスと、生成される負性キャパシタンス値の変動量を、モンテカルロ法を用いて理論的に検討する。

図 3-20 に最大誤差を 1% に設定して解析を行った特性を示す。図中の破線はすべての素子が設計値通りのときの特性であり、図 3-19 (a) の結果と同じである。灰色の実線の塊は、最大誤差 1% を素子に与えたときの特性のばらつき具合を示している。いずれの結果も、設計値通りのときの特性とほぼ同じ特性が得られているのがわかる。これに対して、図 3-21 に示す最大誤差を 5% に設定して解析を行ったときの特性を見ると、インピーダンスの抵抗成分は、設計値通りのときの特性より $\pm 5\%$ 程度の誤差が生じているのがわかる。一方、リアクタンスに関しては $\pm 2\%$ 程度であり、抵抗成分と比べると誤差は小さくなっており、得られる負性キャパシタンス値の誤差も比較的小さく納ま




(a) 入力インピーダンス特性




(b) キャパシタンス特性

図 3-20 受動素子の回路定数誤差の最大を 1% としてモンテカルロ解析を行った結果



(a) 入力インピーダンス特性



(b) キャパシタンス特性

図 3-21 受動素子の回路定数誤差の最大を 5%としてモンテカルロ解析を行った結果

っているのがわかる。これは、リアクタンス素子の個数が少ないことが影響していると考えられる。これらの結果から、NIC回路の特性を安定化させるためには、素子の誤差を1%未満に抑えることが重要であるといえる。

3-5-5 Non-Foster 整合回路の特徴

ここでは、Non-Foster 素子を小型アンテナの整合回路に用いたときの特徴を示す。電界共振型の小型アンテナを等価回路で表現すると、キャパシタンス値 C_a と放射抵抗 R_a を直列接続した構造となる。この等価回路の整合回路に通常素子のインダクタンス L を用いたときの等価回路図を図 3-22 (a) に、負性素子 $-C$ を用いたときの等価回路図を図 3-22 (b) にそれぞれ示す。




図 3-22 小型アンテナに整合回路を接続した等価回路， R_a ， C_a はアンテナの等価回路

通常素子のインダクタ L を整合回路に用いたときの回路の入力インピーダンスの虚部は、

$$Im(Z_{in}) = \frac{\omega^2 LC_a - 1}{\omega C_a} \quad (3.26)$$

となる。この虚部がゼロになる条件は、

$$f = \frac{1}{2\pi\sqrt{LC_a}} \quad (3.27)$$

で与えられる。これは特定の周波数のみでしかリアクタンスがゼロにならないことを意味している。これに対して、負性素子 $-C$ を整合回路に用いたときの入力インピーダンスの虚部は、

$$Im(Z_{in}) = \frac{CC_a}{\omega(C - C_a)} \quad (3.28)$$


となり、 $| -C | = C_a$ のときゼロとなる。これは、小型アンテナがもつリアクタンス成分と逆符号で同等の大きさを持つリアクタンス成分を負性素子で生成すれば、すべての周波数帯でリアクタンス成分をゼロにできることを示唆している。

3-5-6 小型アンテナと等価回路


前項で示したように、NIC 回路の役割は小型アンテナがもつ強いリアクタンス成分を NIC 回路が作り出すリアクタンス成分によって打ち消し、広帯域動作を可能にすることである。その効果を確かめるためには、強いリアクタンス成分をもつアンテナを設計する必要がある。ここでは、中心周波数が 1.0 GHz の小型モノポールアンテナを作製し、その特性をもとにアンテナと同等のリアクタンス成分をもつ等価回路を設計する。

図 3-23 (a) に作製した小型モノポールアンテナを示す。モノポールのエレメントには長さ 75 mm、直径 2 mm の銅パイプを用いる。片面銅箔の FR4 ガラスエポキシ基板を半径 75 mm の円形に切り出したものを接地導体とし、その中央に直径 2 mm の貫通穴を空けて SMA コネクタの外導体を接地導体に、エレメントをコネクタの内導体にそれぞれ半田付けをする。NIC 回路を測定した周波数 150 MHz から 800 MHz までの周波数帯域で測定したこのアンテナがもつ入力インピーダンスと、リターンロス特性を図 3-24 に破線で示す。測定周波数においてリターンロス特性はほぼ 0 dB、アンテナの入力インピーダンスの実部は約 $3\ \Omega$ 、虚部は強いキャパシタンス成分を示していることがわかる。

この測定結果からアンテナの等価回路モデル図 3-23(b)のパラメータ抽出を行い、各素子の値をそれぞれ $R_{ANT}=3.0\ \Omega$ 、 $C_{ANT}=3.0\ \text{pF}$ 、 $L_{ANT}=10.0\ \text{nH}$ とした。この等価回路の理論解析を行った結果を図 3-24 に実線で示す。得られた特性は実際のアンテナの特性とほぼ一致していることから、評価する周波数帯域ではこの等価回路が有効であることがわかる。



(a) 作製したモノポールアンテナ



(b) アンテナの等価回路

図 3-23 中心周波数 1.0 GHz のモノポールアンテナ




図 3-24 小型モノポールアンテナの入力インピーダンスとリターンロス特性
(破線：試作アンテナの実測値，実線：アンテナ等価回路モデルの理論値)

次に設計および作製したアンテナを NIC 回路に接続したときの特性を理論と実験で示す。図 3-25 に NIC 回路の外部負荷 Z_L に図 3-23(b) のアンテナの等価回路モデルを接続したときの入力インピーダンスの実部と虚部、およびリターンロス特性を示す。このとき、NIC 回路内のトランジスタに与える直流バイアス電圧 V_{cc} の値は、NIC 回路が整合回路として動作しているのを見極めるために、リターンロス特性が共振周波数においてその落ち込みが最大となるときの電圧 $V_{cc}=2.2$ V を選んだ。結果より、周波数 613 MHz においてリターンロス-37.9 dB、入力インピーダンスの実部 48.7Ω 、虚部 0.1Ω を得ており、リターンロス特性より-10 dB 比帯域 44.3 % (帯域 491 MHz から 771 MHz, 中心周波数 631 MHz) が得られた。




図 3-25 NIC 回路の外部負荷 Z_L にアンテナの等価回路モデルを接続したときの入力インピーダンスとリターンロスの理論特性

次に実験による検証を行うために、NIC 回路の作製を行う。素子は理論解析で設計した値のものを用いて作製する。回路の作製においては、2SC1815 を用いた NIC 回路のときと同じように、寸法が可能な限り小さくなるように回路パターンを設計した。基板には、ガラスエポキシ両面基板 (FR4) を使用し、そのときの回路全体の寸法は $15 \times 15 \times 1.6 \text{ mm}^3$ となった。そして、作製した基板パターン上に回路部品を半田付けし、コネクタを接続した。NIC 回路に使用する素子として、抵抗器には誤差 1% 以内、キャパシタンスとインダクタンスは誤差 5% 以内の 1005 サイズの表面実装部品を用いた。完成した NIC 回路にモノポールアンテナを接続し、これを側面から撮った写真を図 3-26 に示す。作製した NIC 回路とモノポールアンテナを SMA コネクタを用いて接続し、NIC 回路のもう一方のコネクタを、同軸ケーブルを介してベクトルネットワークアナライザに接続してリターンロス特性の測定を行った。この結果を図 3-27 に示す。NIC 回路内のトランジスタの電流バイアス電圧 V_{cc} は、理論解析と同じようにリターンロス特性が最大となるときの電圧 $V_{cc}=2.5 \text{ V}$ を与えた。結果より、周波数 312 MHz においてリターンロス特性 -34.8 dB, 入力インピーダンスの実部 51.8Ω , 虚部 -0.3Ω を得ており、リターンロス特性から -10 dB 比帯域は 113% (帯域 150 MHz から 543 MHz, 中心周波数 346.5 MHz) となった。




図 3-26 モノポールの背面に作製した NIC 回路を接続したモデル




図 3-27 作製した NIC 回路をモノポールアンテナに接続したときの
入力インピーダンスとリターンロスの実験特性

今回の理論と実験の結果を比較すると、広帯域にわたり -10 dB 以上のリターンロス特性が得られた。この両者の結果はおおむね一致したが、評価周波数両端での入力インピーダンスの振る舞いや、リターンロス特性における共振周波数の違いなど、さまざまな差異が見られる結果となった。あらかじめ素子の誤差による影響をモンテカルロ法を用いて評価していたが、これを上回る誤差が観測された。この原因として、理論解析では回路パターン間に発生するインダクタンスや、パターン間の結合に起因する結合容量等の影響を含めていないことが考えられる。

3-5-7 アンテナ電波伝搬実験

ここでは、NIC 回路を実装したモノポールアンテナの電波伝搬実験を行う。NIC 回路が 150 MHz から 800 MHz までの非常に高帯域での動作が得られているために、電波伝搬実験で使用するアンテナにも広帯域で動作するアンテナが必要である。そこで、文献 [29] に記載されている UWB アンテナの構造を元に、所望の周波数帯域で動作するように再設計したアンテナを図 3-28 に示す。基板表面には、直径 180 mm の円形パッチを中央に配置し、給電線として幅 2 mm、長さ 80 mm のマイクロストリップ線路をこれに接続する。また、基板裏面には入力端から長さ 75 mm の位置まで基板全体を銅テープで覆い、接地導体を作り付ける。

作製したアンテナを、ネットワークアナライザに接続して測定したリターンロス特性を図 3-29 に示す。周波数 208 MHz から 800 MHz まで -10 dB のリターンロス特性が得られていることから、電波伝搬実験を行う周波数帯域で使用するアンテナに相応しい特性が得られた。



(a) 基板表面

(b) 基板裏面

図 3-28 作製した UWB アンテナ




図 3-29 測定したリターンロス特性

電波伝搬実験を行うための測定環境を図 3-30 に示す。アンテナから放出される電波の反射が比較的少ない環境で行うために、屋外で測定を行った。まず、NIC 回路を取り外した状態のモノポールアンテナ単体を受信側に、UWB アンテナを送信側にセットし、高さ 2.8 m、アンテナ間距離 5 m として、その間の伝送量 S_{21} をベクトルネットワークアナライザを用いて測定する。このときに得られた伝送量 S_{21} の値を基準値とする。そして、受信側のモノポールアンテナに NIC 回路を接続した状態で、再び伝送量 S_{21} を測定し、その差を読み取る。また、このときのネットワークアナライザの出力電力は 0 dBm、NIC 回路のトランジスタに直流バイアス電源 $V_{cc}=2.5\text{ V}$ を与えて測定を行う。

図 3-31 に測定した結果を示す。赤色実線は、モノポール単体で測定した基準値を、黒色実線は NIC 回路を接続したときの特性を示している。周囲の反射や電波環境による特性の変動が激しいため、この結果を元に描いた近似曲線を灰色実線でグラフ上に示す。この近似曲線の結果から、240 MHz 以下の周波数帯域ではわずかながら信号強度が増大しているようにも見えるが、先のリターンロス特性の測定結果から期待される程の信号強度の増加は得られておらず、300 MHz より高い周波数帯域においては、信号強度が悪化する結果となった。

この結果から、NIC 回路をアンテナのインピーダンス整合回路に用いることで、見かけ上はリターンロス特性が大幅に改善されるように見えても、必ずしも通信品質の改善にはつながらないということがわかる。この理由を、入力インピーダンスの結果より再確認すると、リターンロス特性が最大となる周波数、すなわちインピーダンス整合が完




図 3-30 電波伝搬実験の測定方法




図 3-31 NIC 回路を実装しないときの受信電力で規格化したときの、NIC 回路実装時の受信信号強度

全に取れているように見えている周波数において、アンテナのリアクタンス成分は打ち消し効果により 0Ω に近い値となっている。しかし、同時に実部の値が 50Ω 付近の値

を示すことがわかる。アンテナ自身もつ放射抵抗は数 Ω 程度であることから、NIC 回路自身が 50 Ω 近い抵抗値を作り出して、供給される高周波電力の大半を消費してしまっていることが考えられる。次に NIC 回路自身を作り出すインピーダンス特性をより詳しく調べる。


3-5-8 NIC 回路が作るインピーダンス

ここでは、上記で得られた実験結果をもとに、作製した NIC 回路自身もつインピーダンスの実部と虚部の値を調べる。作製したモノポールアンテナの抵抗成分を R_L 、キャパシタンス成分を C_L 、NIC 回路自身もつ抵抗成分を R_{NIC} 、キャパシタンス成分を C_{NIC} とすると、図 3-27 で得られた入力インピーダンスの実部 $Re(Z_{in})$ と虚部 $Im(Z_{in})$ はそれぞれ次の関係を持つ。


$$Re(Z_{in}) = R_{NIC} + R_L \quad (3.29)$$

$$Im(Z_{in}) = -\frac{1}{\omega C_{NIC}} - \frac{1}{\omega C_L} \quad (3.30)$$

これより、NIC が作り出すインピーダンスの実部と虚部を図 3-32(a) に示す。また、得られた入力インピーダンスの虚部の値から、700 MHz の周波数まで負のキャパシタンスが得られていることを示すリアクタンス曲線が得られており、この曲線からキャパシタンス値を計算した結果を図 3-32(b) に示す。700 MHz まで -3 pF 程度の一定の負のキャパシタンス値が得られていることがわかる。また、図 3-27 の結果より -10 dB 以上のリターンロス特性が得られる周波数帯域 150 MHz から 543 MHz までの入力インピーダンスの実部の値をみると、44.3 Ω から 70.5 Ω まで得られており、周波数が高くなるにつれて、NIC 回路が作り出す抵抗値成分が増加する結果となった。これは、NIC 回路の抵抗成分によって、電力のほとんどが消費されてしまっていることを意味している。アンテナ電波伝搬実験の結果においても、周波数が高くなると信号強度が減少していく結果となっていることから、NIC 回路が作り出す抵抗成分が信号強度に大きな影響を及ぼしていると言える。



(a) 入力インピーダンス特性




(b) キャパシタンス特性

図 3-32 NIC 回路自身が作り出すインピーダンスの測定特性


3-5-9 NIC 回路が作る抵抗成分の減少法 1 V_{cc} の調整

ここでは、NIC 回路が作り出す抵抗値成分を減少させる方法として、直流バイアス電圧 V_{cc} の調整を行ったときの影響を理論と実験で示す。直流バイアス電圧 V_{cc} を 2.5 V から 12.0 V まで変化させたときの入力インピーダンスの実部と虚部、およびリターンロス特性を示す。

図 3-33 に解析結果を、図 3-34 に実験結果を示す。図 3-33(a)の入力インピーダンスの解析結果より、 V_{cc} を上げると、入力インピーダンスの実部が周波数全体で減少する結果となった。これは外部負荷に設定したアンテナモデルの抵抗値が一定であることから、電圧が上がると NIC 回路自身もつ抵抗成分が減少することを意味している。また、入力インピーダンスの虚部には大きな変化が見られないことから、NIC 回路が作り出す負性キャパシタンス値には大きな影響を与えずに、抵抗成分のみを減少できることがわかる。図 3-33(b)のリターンロス特性においてもこれに応じた特性が得られている。図 3-34(a)の入力インピーダンスの実験結果をみると、600 MHz 以下の周波数帯において、理論解析と同等な抵抗成分のみが減少する特性が得られた。また、図 3-34(b)のリターンロス特性も理論解析と同じような結果が得られた。これらの結果より、 V_{cc} を上げることにより NIC 回路が作り出す抵抗成分を数 Ω 程度まで減少できることを、理論と実験より示した。しかしながら、NIC 回路のトランジスタに与える直流バイアス電圧を高くすると、外部からの雑音信号の増加をもたらすことにもなるため、本来であれば避けたい手法でもある。そこで、NIC 回路の抵抗成分を減少させる別の方法を次節で提案する。




(a) 入力インピーダンス特性




(b) リターンロス特性

図 3-33 直流バイアス電圧 V_{cc} を変化させたときの NIC 整合回路の入力特性 (理論)



(a) 入力インピーダンス特性




(b) リターンロス特性

図 3-34 直流バイアス電圧 V_{cc} を変化させたときの NIC 整合回路の入力特性 (実験)


3-5-10 NIC 回路が作る抵抗成分の軽減法 2 負性抵抗 R の装荷

ここでは、NIC 回路の被符号反転素子 Z_f に装荷したキャパシタンス (7.0 pF) と直列に新たに抵抗値 (39 Ω) を追加し、負性キャパシタンス値と負性抵抗値を作ることにより、NIC 回路が作る抵抗成分が軽減できることを理論と実験で示す。

図 3-35 に理論解析、図 3-36 に実験結果を示す。図 3-35(a) の入力インピーダンスの理論解析結果より、 $V_{cc}=2.2$ V のときの実験結果を、前節のキャパシタンスのみを装荷したときの結果と比較してみると、周波数全体にわたって 39 Ω 程度の抵抗成分が減少していることがわかる。これは、被符号反転素子 Z_f に装荷した抵抗値と同程度の値を示していることから、 Z_f に装荷した抵抗がそのまま負性抵抗として得られていることを意味している。図 3-36(a) の入力インピーダンスの実験結果より、 $V_{cc}=2.5$ V を与えて測定した入力インピーダンスの実部は、キャパシタンスのみを装荷した結果と比較してみると 30 Ω 程度の抵抗成分が減少していることから、実験でも負性抵抗値が得られていることがわかる。この結果より、被符号反転素子 Z_f にキャパシタンスと抵抗を直列に接続することにより、NIC 回路が作る抵抗成分が軽減できることを示した。これと同時に、直流バイアス電圧 V_{cc} の値を調整すると、入力インピーダンスの実部が減少している様子が、理論解析と実験結果でみられ、 $V_{cc}=4.0$ V 以上を与えたときの実験結果は、負の値を示している。これは、直流電圧 V_{cc} を調整することによって、NIC 回路自身が作り出す抵抗成分をほぼゼロにできることを意味している。また、図 3-35(b) (理論) および図 3-36(b) (実験) において、入力インピーダンスの実部の値が負になるときのリターンロス特性を見ると、正の値を示していることがわかる。これは、入力端子から NIC に入った信号の一部が反射されて入力端子側に押し戻される際に、信号が増幅されることを意味している。




(a) 入力インピーダンス




(b) リターンロス特性

図 3-35 被符号反転素子 Z_f にキャパシタ (7.0 pF) と抵抗 (39 Ω) を直列接続したときの NIC 整合回路の入力特性 (理論)



(a) 入力インピーダンス



(b) リターンロス特性

図 3-36 被符号反転素子 Z_f にキャパシタ (7.0 pF) と抵抗 (39 Ω) を直列接続したときの NIC 整合回路の入力特性 (実験)

3-6 結論

本章では、はじめに負性素子 (Non-Foster 素子) を通常素子と比較することにより、負性素子が有するまったく新しい動作特性を詳細に説明した。さらに、負性素子を実現する NIC 回路の原理を紹介した。

本章の前半では、負性キャパシタンスを作る回路として、倍電圧増幅回路にエミッタフォロワを実装した NIC 回路に、トランジスタ 2SC1815GR を用いたときの特性を理論と実験で示した。結果より、6.1 MHz までの低周波領域において安定した負性キャパシタンス値が得られることを示した。

高周波領域で広帯域にわたって安定した動作を得るために、オハイオ州立大学の研究グループが提案する Linvill 型 NIC 回路をもとに、トランジスタ NE85630 を用いて再設計を行い、その特徴を理論と実験で示した。理論解析では 150 MHz から 800 MHz までの周波数帯において、 -7.8 pF から -2.9 pF の値をもつ負性キャパシタンスが得られることを示した。さらに、実験でも、150 MHz から 700 MHz までの範囲で、 -3.0 pF 程度の安定した負性キャパシタンスが得られることを示した。この NIC 回路を小型モノポールアンテナの整合回路に用いたところ、アンテナがもつリアクタンス成分の打ち消し効果により、広帯域で整合が取れることを示した。そして、これをもとに NIC を搭載する小型モノポールアンテナを使って電波伝播実験を行ったところ、NIC による受信電力の増強は実験周波数の下方では見られたものの、かえって受信電力が低下する周波数もあり、アンテナの総合的な効率向上までには至らなかった。この原因を調べたところ、NIC 回路自身が抵抗成分を持ち、その結果、見かけ上はインピーダンス整合が取れているように見えるが、実際は NIC 回路自身が高周波電力を消費してしまうという新たな問題点を発見した。

この問題を解決する手法として、①直流バイアス電圧 V_{cc} を調整する手法と、②被符号反転素子 Z_f のキャパシタンスに直列に抵抗を追加して、負性キャパシタンスと負性抵抗を作り、これで NIC 回路の抵抗成分を減少させる手法を新たに提案し、理論および実験によりその有効性を示した。これらの手法を同時に用いることで、抵抗成分を持たない純粋な負性素子を実現できることを確認した。

負性キャパシタンスや負性インダクタンスは、従来の素子が持たない周波数特性をもつ新しい素子である。負性素子を実現するためには、回路を能動素子を用いて構成する必要があることから、精度の高い安定した NIC 回路の実現が必要である。この章において最後に示した NIC 回路は、これらの条件を満たしながら、かつ抵抗成分をもたない純度の高い Non-Foster 素子を実現できる点で、Non-Foster の研究に大きな進歩を与える重要な成果と成り得たことは、非常に意義深いことであると考えている。

第4章 E型電極を用いた超小型UWB帯域通過フィルタ

4-1 はじめに

近年、スマートフォンや携帯電話の爆発的な普及を背景に、高精細な画像や音楽、動画データ、その他の大容量な情報にいつでも、またどこからでも無線を介してアクセスできるのが当たり前の社会が到来している。こうした中、大容量通信を行うためには、広帯域な周波数領域を使用する超広帯域無線通信システム（UWB, Ultra Wide Band Wireless Communication System）が注目を集めている。これを実現するデジタル信号処理技術に関してはマイクロプロセッサの小型化と低電力化が進み、成熟した技術としてすでに根付いている。しかしながら、無線回路のフロントエンドでもあるアンテナとフィルタに関してはいまだ寸法の小型化が不十分で、平面回路上に構成したフィルタでも15 mm×15 mmの寸法をきるようなものはこれまで報告されてこなかった。その大きな理由は、UWB通信に使用する周波数帯域が3.1 GHzから10.6 GHzというこれまでになく広い帯域を使用するため、この周波数のみを通過させて、他の周波数の信号を通過させないようなフィルタを従来技術で作るには、高域通過フィルタ（High Pass Filter）と低域通過フィルタ（Low Pass Filter）を組み合わせるしか方法がなかった。その結果、2種類のフィルタを直列に接続した構造をとらざるを得ず、両者のフィルタ面積が影響するため大型化が否めなかった。

これに対して、E型電極を用いた超小型UWB帯域通過フィルタは、平面基板上に数ミリ角の大きさでUWBフィルタを構成できる、従来にはない種類の高性能フィルタとして登場した[30]。その設計思想は、低い周波数では集中定数として回路設計がなされており、回路を構成するエレメントのキャパシタンスやインダクタンスが等価的に素子として動作して動作し、また、広域になるにつれて、E型電極のエレメントが1/4波長帯域阻止フィルタとして動作するようになり、分布定数回路的に帯域阻止特性を作り出す。従来は、回路を集中定数回路、あるいは分布定数回路のどちらかとしてしか設計する思想しかなかったが、このE型電極を有するUWB帯域阻止フィルタは、両者の思想を融合させて、1つの構造に対して低周波数域と高周波数域で2種類の働きをさせるように設計されている。それゆえ、従来にはない小さな寸法で高性能なフィルタ特性が得られる。


本章では、まずはじめにE型電極の歴史について紹介し、さらにLTCC技術を用いて更なる小型化を目指した結果についてまとめる。

4-2 E型電極を有するUWB帯域通過フィルタの開発の歴史


E型電極を有するUWB帯域通過フィルタの最も基本的な形状は、図4-1(a)に示すように、マイクロストリップ線路上に2個のE型エレメントの側面がギャップを挟んで対面するように配置され、E型電極を構成する3本のエレメントのうち中央の1本だけが、先端をマイクロストリップ線路の背面の接地導体にビアを介して接続する構造になっている。このようなE型電極に対して、両側からマイクロストリップ線路が直接接続され、入出力ポートを構成している。

このエレメントは低い周波数域では、ビアによる接地の効果で線路が短絡されたような条件を作り出しており、その結果、信号は通過できず、低域阻止フィルタの特性を得ている。しかし、周波数が少し上昇すると、ギャップ間の結合により通過する成分が現れ、3.0 GHz 付近より上で通過帯域を形成し始める。しかし、周波数が上昇し、10.0 GHz を超えるあたりから、E型電極の中央のエレメントが1/4波長帯域阻止フィルタとして、また他のエレメントが1/2波長帯域阻止フィルタとして高域側に帯域阻止特性を作り出す。その結果、UWBシステムで使用される3.1 GHz から10.6 GHz までの帯域では通過特性を、その他の周波数では帯域阻止特性をそれぞれ作り出している。

改めて図4-1(a)のフィルタの構造と図4-1(b)の散乱特性を見ると、所望のUWB帯域で通過特性が得られていることが確認できる。しかし、3.0 GHz 付近の低域側の立ち上がりに鋭さを欠いており、実用上十分な特性が実現できているとは言い難い。



(a) 構成図




(b) 散乱特性

図 4-1 初期のフィルタ構造とその特性[30,31]


表 4-1 初期の UWB 帯域通過フィルタ (図 4-1(a)に対応) の寸法と基板の材料定数

E-shaped electrodes							
L_1	L_2	L_3	L_4	L_5	L_6	Spacing btw lines	Spacing btw ELs
5.0	5.5	5.0	5.0	5.5	5.0		
W_1	W_2	W_3	W_4	W_5	W_6	S	G
0.5	0.3	0.5	0.5	0.3	0.5	0.35	0.05
W_B	I/O microstrip lines				Substrate		
	D	W_{MSL}	Z_0	H_{SUB}	ϵ_r		
0.5	0.5	2.0	50 ohm	0.8	2.62		

この点を改善する方法として、図 4-2 に示す中期の UWB 帯域通過フィルタには、E 型電極間に表面実装用のキャパシタを追加して不足する結合容量を補っている。このようにすることで、初期に問題となっていた低域側でのフィルタ特性の立ち上がりを大幅に改善し、3.1 GHz から 10.6 GHz で明確な帯域通過特性を作り出しさせていることが確認できる。しかしながら、高周波域の阻止帯域をみると、15.0 GHz 付近に通過帯域が現れている。これは本来あってはならない特性であり、この周波数領域での特性の改善が新たな課題である。



(a) 構成図




(b) 散乱特性

図 4-2 中期のフィルタ構造とその特性[32]


表 4-2 中期の UWB 帯域通過フィルタ (図 4-2(a)に対応) の寸法と基板の材料定数

E-shaped electrodes							
L_1	L_2	L_3	L_4	L_5	L_6	Spacing <i>bw lines</i>	Spacing <i>bw ELs</i>
5.0	5.5	5.0	5.0	5.5	5.0	S	G
W_1	W_2	W_3	W_4	W_5	W_6	S	G
0.5	0.3	0.5	0.5	0.3	0.5	0.35	0.3
W_B	I/O microstrip lines			Substrate		Chip capacitor	
	D	W_{MSL}	Z_0	H_{SUB}	ϵ_r	C_o	P
0.5	0.5	2.0	50 ohm	0.8	2.62	0.5 pF	1.5

最後に、後期の UWB 帯域通過フィルタを図 4-3 に示す。この構造では、高周波域で帯域阻止フィルタの役目を果たす E 型電極の要素の長さを変化させており、帯域阻止特性が 15.0 GHz 付近に強く得られるように寸法調整を行ったものである。図 4-2 に示す中期のフィルタ特性に比べて、15.0 GHz 付近で見られた通過帯域がなくなり、18.0 GHz 付近まで帯域阻止特性が得られている。



(a) 構成図



(b) 散乱特性

図 4-3 後期のフィルタ構造とその特性[33]

表 4-3 後期の UWB 帯域通過フィルタ (図 4-3(a)に対応) の寸法と基板の材料定数

E-shaped electrodes							
L_1	L_2	L_3	L_4	L_5	L_6	Spacing <i>bw lines</i>	Spacing <i>bw ELs</i>
4.5	4.8	4.9	3.7	5.1	4.2		
W_1	W_2	W_3	W_4	W_5	W_6	S	G
0.5	0.3	0.5	0.5	0.3	0.5	0.3	0.5
W_B	I/O microstrip lines			Substrate		Chip capacitor	
	D	W_{MSL}	Z_0	H_{SUB}	ϵ_r	C_o	P
0.5	0.5	2.0	50 ohm	0.8	2.62	0.5 pF	1.0

これらのフィルタの寸法を表 4-1 から 4-3 に示すが、いずれのフィルタも 6 mm×6 mm の枠内に収まる大きさであり、これは従来のフィルタに比べて格段に小型化が図られている。

4-3 LTCC 積層技術を用いた E 型電極 UWB 帯域通過フィルタ [34]

図 4-2, 4-3 に示したように, E 型電極のエレメントをギャップを介して互いに対向させて結合容量を稼いできたが, 実際にはこの容量が不足するために表面実装用キャパシタを追加して必要な容量を作り出してきた. 図 4-3 に示す後期の UWB フィルタはすでに実用的な特性を実現しているものの, 表面実装部品を最後に追加する必要があることに変わりはない.


そこで本節では, 低温同時焼成セラミック (LTCC, Low Temperature Co-Fired Ceramics) 技術を用いてフィルタの更なる小型化を目指すとともに, LTCC 積層化技術が得意とする層間キャパシタを作り, これまで補足的に用いてきた表面実装部品を必要としない高性能 UWB フィルタに仕上げることを目標にする.

図 4-4 にその構造を示す. 2 個の E 型電極を異なる層につくり, これまで同一平面状で対向させてきたエレメントを層を挟んで面で結合させた構造にする. このような構成をとることで, 従来にはない強い結合を容易に得ることができる. また, フィルタの構造を小さくするため, 誘電体材料内にフィルタ構造を完全に埋め込み, その表面と裏面を接地用の金属薄膜で覆った構造とする. 個々の E 型電極の中央のエレメントの先端は, この接地用金属薄膜にビアで接続されている. また, 入出力ポートを作るため, ストリップ線路構造の信号ラインを, それぞれの E 型電極に取り付けている.


赤色の E 型電極の寸法は, $W_1=0.15$ mm, $L_1=2.45$ mm, $W_2=0.13$ mm, $L_2=3.1$ mm, $W_3=0.11$ mm, $L_3=2.45$ mm, $W_{b1}=0.10$ mm, $L_{b1}=0.79$ mm である. また, 青色電極については, $W_4=0.11$ mm, $L_4=2.45$ mm, $W_5=0.13$ mm, $L_5=3.1$ mm, $W_6=0.15$ mm, $L_6=2.45$ mm, $W_{b2}=0.10$ mm, $L_{b2}=0.79$ mm である. これらの電極間の垂直距離は 0.05 mm, ビアの直径は 0.1 mm, 長さは 0.95 mm である. E 型電極に接続されるストリップ線路の幅は 0.3 mm 長さは 1.765 mm である. また, E 型電極の取り付け位置に $D=0.8$ mm のオフセットを与えている. 回路を構成する金属には厚さ 0.01 mm の銀 (抵抗率 6.1×10^{-7} S/m) を用いる. 基板には比誘電率 $\epsilon_r=5.0$, 損失角 $\tan \delta=0.001$ のセラミック材料を用いるが, E 型電極を面結合させる層のみ十分な結合度を確保するために比誘電率 $\epsilon_r=7.1$, 損失角 $\tan \delta=0.005$ のセラミック材料を用いる. 以上の構造を LTCC 積層化技術を用いて作製する. なお, 設計したフィルタの分法は入出力線路を含めても $5.0 \times 5.0 \times 0.95$ mm³ であり, 世界最小クラス of フィルタ寸法を実現している.

図 4-5 に電磁界シミュレータ HFSS を用いてフィルタの特性解析を行った結果を示す. 図 4-5(a) は散乱特性を表しており, 挿入損のほとんどないフラットな通過帯域が得られていることが確認できる. さらに, 深い伝送極が 1.3 GHz, 11.3 GHz, 14.5 GHz に得られており, 通過帯域の急峻化に貢献している. また, 図 4-5(b) は入出力ポート間の群遅延特性を表している. 伝送極を与える周波数で群遅延が増大することがわかるが, UWB の通過帯域においては変化が小さく, これによる波形歪みはほとんど無視できるもの


と考えられる。



(a) 立体図




(b) 上面図




(c) 側面図

図 4-4 LTCC 積層化技術を用いて設計した E 型電極 UWB 帯域通過フィルタの構造



(a) 散乱特性



(b) 群遅延特性

図 4-5 LTCC 積層技術を用いた E 型電極 UWB 帯域通過フィルタの理論特性

次に、この回路を LTCC 積層技術を用いて試作し、その散乱特性を測定した結果を図 4-6 に示す。図の実線は先に述べた図 4-5(a)の特性と同じであり、破線は実測した結果である。グラフからもわかるように、理論と実験の結果は極めてよい一致を見ており、設計したフィルタが優れた UWB 用帯域通過フィルタとして利用できることが確認できる。なお、理論により得られた通過帯域は 3.3 GHz から 10.7 GHz であり、106%の

比帯域を実現している．一方，測定結果より，得られた通過帯域は 3.5 GHz から 10.7 GHz であり，100 %の比帯域となっている．




図 4-6 LTCC 積層技術を用いた E 型電極 UWB 帯域通過フィルタの散乱特性．
実線が理論値，破線が実験値をあらわす．

4-4 結論

本章では，E 型電極を用いた UWB 帯域通過フィルタの研究の流れと，これをもとに最新の LTCC 積層技術を用いて世界最小クラスの超小型 UWB 帯域通過フィルタの作製を行った．その結果，特性の劣化を起こすことなく，給電線路を含めて外寸 $5.0 \times 5.0 \times 0.95 \text{ mm}^3$ で UWB フィルタの実現に成功した．このフィルタはメタマテリアル技術を直接用いたものではないが，従来，分布定数線路と集中定数線路の 2 つの独立した概念を同時に利用することで，まったく新しいアプローチでもって回路を設計し，実現した点は，「自然界にない高周波特性を人工的に作り出すメタマテリアル研究」に通じるものがあると考えられる．

第 5 章 結論

本研究では、伝送線路理論に基づいてメタマテリアルがもつ特徴を実現する回路として、積層 CRLH 伝送線路構造を示した。この回路を LTCC 技術を用いることにより、最終的に $1.5 \times 1.5 \times 0.45 \text{ mm}^3$ の超小型な寸法で実現できることを示した。

負性回路素子 (Non-Foster 素子) を実現する NIC 回路の原理を紹介し、負性キャパシタンスを作る回路として、倍電圧増幅回路にエミッタフォロワを実装した NIC 回路に、トランジスタ 2SC1815GR を用いたときの特性を報告した。その結果、6.1 MHz までの低周波領域では安定した負性キャパシタンス特性が得られることを確認した。

さらに、高周波領域で広帯域にわたって安定した動作を得る、オハイオ州立大学の研究グループが提案する Linvill 型 NIC 回路を、トランジスタ NE85630 を用いて再設計を行い、その特徴を理論と実験で示した。その結果、理論では 800 MHz、実験では 700 MHz までの範囲で負性キャパシタンスが得られた。また、アンテナ電波伝搬実験の結果より、この回路が抵抗成分を持ち、NIC 回路自身が高周波電力を大量に消費するという新たな問題を見出した。この問題を解決する手法として、①直流バイアス電圧 V_{cc} を調整する手法と、②被符号反転素子 Z_f のキャパシタンスに直列に抵抗を追加して、負性キャパシタンスと負性抵抗を作り、これで NIC 回路の抵抗成分を減少させる手法を新たに提案することにより、純度の高い Non-Foster 素子を実現した。

最後に、UWB 帯域通過フィルタを積層の E 型電極で構成することにより、給電線路を含めて外寸 $5.0 \times 5.0 \times 0.95 \text{ mm}^3$ でフィルタの実現に成功した。このフィルタ回路は分布定数線路と集中定数線路の 2 つの独立した概念を同時に利用するまったく新しいアプローチにより実現したものである。

本研究で提案し、実現した回路はいずれも、これまでにはない新しい理論に基づいて設計したもので、従来の研究の延長上にはない劇的な回路の超小型・高機能化を実現している。今後、これらの回路設計手法が、電子産業界全体に大きな変革をもたらすことを願っている。

謝辞

本研究をすすめるにあたり，終始親切丁寧にご指導して下さった堀井康史教授，上島紳一教授に深く感謝いたします．また，本論文作成にあたり，査読委員として多くの助言を頂いた，桑門秀典教授に深く感謝いたします．そして，研究活動を始め，多くの時間を共に過ごした堀井研究室の皆様に深く感謝します．

最後に，博士課程後期課程まで進学した私に対し，最後まで温かく見守り応援してくれた両親に心から感謝します．

参考文献

- [1] V. G. Veselago, "The electrodynamics of substances with simultaneously negative values of ϵ and μ ", *Soviet Physics Uspekhi.*, vol.10, no.4, pp.509-514, Jan.-Feb. 1968.
- [2] D. R. Smith, W. Padilla, D. C. Vier, S. C. Nemat-Nasser, and S. Schultz, "Composite medium with simultaneously negative permeability and permittivity", *Phys. Rev. Lett.*, vol.84, no.18, pp.4184-4187, May. 2000.
- [3] C. Caloz, and T. Itoh, "Application of the transmission line theory of left-handed (LH) materials to the realization of a microstrip "LH line" ", *IEEE-APS Int'l Symp.*, vol.2, pp.412-415, Jun. 2002.
- [4] A. Sanada, C. Caloz, and T. Itoh, "Characteristics of the composite right/left-handed transmission lines", *IEEE Microwave Wireless Compon. Lett.*, vol.14, no.2, pp.68-70, Feb. 2004.
- [5] C. Caloz, and T. Itoh, "Electromagnetic metamaterials : Transmission line theory and microwave applications, ", *Wiley-interscience*, 2006.
- [6] H. Lin, M. De Vincentis, C. Caloz, and T. Itoh, "Arbitrary dual band components using composite right/left-handed transmission lines", *IEEE Trans. Microwave Theory Tech.*, vol.52, no.4, pp.1142-1149, Apr. 2004.
- [7] H. Okabe, C. Caloz, and T. Itoh, "A compact enhanced-bandwidth hybrid ring using an artificial lumped-element left-handed transmission-line section", *IEEE Trans. Microwave Theory Tech.*, vol.52, no.3, pp.798-804, Mar. 2004.
- [8] L. Liu, C. Caloz and T. Itoh, "Dominant mode leaky-wave antenna with backfire-to-endfire scanning capability," *Electron. Lett.*, vol.38, no.23, pp.1414-16, Nov. 2002.
- [9] M. A. Antoniadis, and G. V. Eleftheriades, "A broadband series power divider using zero-degree metamaterial phase-shifting lines", *IEEE Microwave and Wireless Components Lett.*, vol.15, no.11, pp.808-810, Nov. 2005.
- [10] A. Sanada, C. Caloz, and T. Itoh, "Zeroth-order resonance in composite right/left-handed transmission line resonators", *Asia-Pacific Microwave Conference*, vol.3, pp.1588-1592, Nov. 2003.
- [11] A. Erentok, and R. W. Ziolkowski, "Metamaterial-inspired efficient electrically small antennas", *IEEE Trans. Antennas and Propag.*, vol.56, pp.691-707, Mar. 2008.
- [12] N. Zhu, and R. W. Ziolkowski, "Broad bandwidth, efficient, metamaterial-inspired, electrically small antennas augmented with internal non-Foster elements", *2012 6th European Conference on Antennas and Propagation (EUCAP)*, pp.123-125, Mar. 2012.
- [13] Y. Horii, C. Caloz, and T. Itoh "Super-compact multi-layered left-handed transmission line and diplexer application", *IEEE Trans. Microwave Theory and Tech.*, vol.53, no.4, pp.1527-1534, Apr. 2005.
- [14] K. Ishikawa, Y. Horii, and T. Kitamura, "A balanced multi-layered CRLH TL with defected parallel plates", *China-Japan Microwave Conference*, Proceedings, pp.66-69, Sep. 2008.
- [15] Y. Horii, N. Inoue, T. Kawakami, and T. Kaneko, "Super-compact LTCC-based multi-layered CRLH transmission lines for UWB applications," *European Microwave Conference*, Proceedings, pp.511-514, Sep. 2011.
- [16] 金子卓也, 堀井康史, 北村敏明, 「積層型 CRLH 伝送線路に生じる高域側自己共振の生成メカニズムに関する理論的検討」, 電気学会論文誌, C, 電子・情報・システム部門誌, pp.1310-1316, 2012年8月.
- [17] Y. Horii, and T. Kaneko, "A feed-line-section-free super-compact multi-layered CRLH transmission line", *European Microwave Conference*, Proceedings, pp.574-577, Oct. 2012.
- [18] J. G. Linvill, "Transistor negative impedance converters", *Proc. IRE*, vol.41, pp.725-729, Jun. 1953.
- [19] YANAHYA/日本楽器, 「1988年版音革命・アクティブサーボテクノロジー/販促カタログ」, 1988年10月.
- [20] S. E. Sussman-Fort, and R. M. Rudish, "Non-Foster impedance matching of electrically-small antennas", *IEEE Trans. Ant. Propag.*, vol.57, no.8, pp.2230-2241, Aug. 2009.
- [21] L. J. Chu, "Physical limitations of omni-directional antennas", *J. Appl. Phys.*, vol.19, pp.1163-1175, Dec. 1948.
- [22] K. S. Song, "Non-Foster impedance matching and loading networks for electrically small antennas", *Dissertation of Electrical and Computer Engineering*, The Ohio State University,

- 2011.
- [23] N. Zhu, and R. W. Ziolkowski, "Broad-bandwidth, electrically small antenna augmented with an internal non-Foster element", *IEEE Ant. & Wireless Prop. Lett.*, vol.11, pp.1116-1120, Nov. 2012.
 - [24] H. Mirzaei, and G. V. Eleftheriades, "An active artificial transmission line for squint-free series-fed antenna array applications", *European Microwave Conf.*, 2011, pp.503-506, Oct. 2011.
 - [25] D. Kholodnyak, "A frequency independent phase inverting all-pass network suitable for a design of ultra-wideband 180° phase shifters", *European Microwave Conf.*, 2011 pp.643-646, Oct. 2011.
 - [26] D. Gregoire, C. White, and J. Colburn, "Cavity backed slot antennas loaded with active artificial magnetic conductors", *APS-URSI2012*, Jul. 2012.
 - [27] J. M. C. Covington III, V. S. Kshari, T. P. Weldon, and R. S. Adams, "Parasitic resistance in non-Foster circuits caused by current conveyor frequency response", *SOUTHEASTCON 2014*, pp.1-4, Mar. 2014.
 - [28] R. M. Foster, "A reactance theorem", *Bell Syst. Tech.*, J., vol.3, pp.259-267, 1924.
 - [29] J. Liang, C. C. Chiau, X. Chen, and C. G. Parini, "Study of a printed circular disc monopole antenna for UWB systems", *IEEE Trans. Antennas and Propagation*, vol.53, no.11, pp.3500-3504, 2005.
 - [30] Y. Horii, "A compact planar ultra-wideband bandpass filter composed of coupled E-shaped electrodes", *2007 European Microwave Conf.*, Proceedings, pp.783-786, Oct. 2007.
 - [31] Y. Horii, K. Ishikawa, T. Kaneko, and Y. Azuma, "Development of design procedure for compact planar ultra-wideband (UWB) bandpass filters", *2007 Asia-Pacific Microwave Conf.*, Proceedings, pp.1-4, Dec. 2007.
 - [32] Y. Horii, "Super-compact planar ultra-wideband (UWB) bandpass filter composed of capacitor-loaded E-shaped electrodes", *2008 European Microwave Conf.*, Proceedings, pp.361-364, Oct. 2008.
 - [33] T. Kaneko, Y. Azuma, K. Ishikawa, and Y. Horii, "Ultra-wideband (UWB) bandpass filter composed of asymmetric E-shaped electrodes for improved out-of-passband", *2008 Asia-Pacific Microwave Confe.*, Proceedings, pp.1-4, Dec. 2008.
 - [34] T. Kaneko, and Y. Horii, "LTCC-based multi-layered UWB bandpass filter with broadside Coupled E-shaped electrodes for significant size reduction and improvement of out-of-band response", *2012 Asia-Pacific Microwave Confe.*, Proceedings, pp.773-775, Dec. 2012.

研究業績一覧

学術論文（審査あり）

- [35] 金子卓也, 堀井康史, 北村敏明, 「積層型 CRLH 伝送線路に生じる高域側自己共振の生成メカニズムに関する理論的検討」, 電気学会論文誌, C, 電子・情報・システム部門誌, pp.1310-1316, 2012年8月.
- [36] Y. Horii, and T. Kaneko, "Compact LTCC-based Multilayer Ultra-wideband (UWB) Bandpass Filter Composed of Broadside-Coupled E-shaped Electrodes", *Journal of Advanced Information Technology and Convergence(JAITC)*, vol.2, no.2, pp.35-49, Des. 2012.

国際会議

- [37] T. Kaneko, and Y. Horii, "A super-compact multi-layered CRLH transmission line architecture for bare chip mounting", *Japan-Korea Metamaterial forum*, Jun. 2012.
- [38] T. Kaneko, and Y. Horii, "A compact LTCC-based multi-layer ultra wideband (UWB)bandpass filter composed of E-shaped electrodes", *IEEE Antennas and Propagation and USNC-URSI National Radio Science Meeting*, Jul. 2012.
- [39] Y. Horii, and T. Kaneko, "Ultra-Wideband performance of multilayered CRLH transmission lines", *IEEE Antennas and Propagation and USNC-URSI National Radio Science Meeting*, Digest, IF12p2, Jul. 2012.
- [40] Y. Horii, and T. Kaneko, "A feed-line-section-free super-compact multi-layered CRLH transmission line", *European Microwave Confe.*, pp.574-577, Oct. 2012.
- [41] T. Kaneko, and Y. Horii, "LTCC-based multi-layered UWB bandpass filter with broadside coupled E-shaped electrodes for significant size reduction and improvement of out-of-band response", *Asia-Pacific Microwave Confe.*, pp.773-775, Dec. 2012.
- [42] T. Kaneko, S. Takagi, R. Matsubara, and Y. Horii, "A compact mobius ring bandpass filter embedded in low-temperature co-fired ceramics (LTCC) substrate", *Asia-Pacific Microwave Confe.*, pp.517-519, Dec. 2012.
- [43] T. Kaneko, R. Matsubara, S. Takagi, and Y. Horii, "Experimental verification of ultra-wideband multi-layered CRLH transmission lines with bandwidth enhanced unit cells", *Asia-Pacific Microwave Confe.*, pp.562-564, Dec. 2012.
- [44] T. Kaneko, and Y. Horii, "Bandwidth control of band elimination filters by using quasi-symmetric Foster/non-Foster circuits", *IEEE Antennas and Propagation and USNC-URSI National Radio Science Meeting*, pp.133.8, Jul. 2013.
- [45] T. Kaneko, and Y. Horii, "Influence of transistor packages and circuit dimensions for accurate design of negative impedance converters", *IEEE Antennas and Propagation and USNC-URSI National Radio Science Meeting*, Proceeding-CD, pp.1194-1196, Jul. 2013.
- [46] T. Kaneko, and Y. Horii, "A wideband low-loss negative group delay circuit based on negative impedance converters", *IEEE Antennas and Propagation and USNC-URSI National Radio Science Meeting*, Jul. 2014.
- [47] Y. Horii, T. Kaneko, and S. Takagi, " Theoretical study on bandwidth enhancement of negative impedance converters", *6th International Congress on Advanced Electromagnetic Materials in Microwave and Optics- Metamaterials 2014*, Aug. 2014.
- [48] Y. Horii, and T. Kaneko, "A novel negative impedance converter with an emitter follower circuit for stable non-Foster", *European Microwave Confe.*, Proceeding CD, Sep. 2014.
- [49] T. Kaneko, and Y. Horii, "Design of purely-reactive non-Foster circuits based on Linvill's negative impedance converter", *Japan-Korea Metamaterial Forum 2014*, pp.18-19, Dec.22-24, 2014.

国内学会

- [50] 金子卓也, 堀井康史, 北村敏明, 「E 型電極を対向配置した構造を有する積層型 UWB 帯域通過フィルタ」, 電気学会論文誌, C, 電子・情報・システム部門誌, pp.1310-1316, 2012 年 8 月.
- [51] 高木渉吾, 金子卓也, 堀井康史, 「メビウスリング共振器をマイクロストリップ線路の間隙直下に埋め込んだ小型帯域通過フィルタの提案」, 電子情報通信学会ソサイエティ大会, C-2-57, p.83, 2012 年 9 月.
- [52] 松原里紗, 金子卓也, 堀井康史, 「積層型 CRLH 伝送線路の超広帯域化に関する検討」, 電子情報通信学会ソサイエティ大会, C-2-43, 2012 年 9 月.
- [53] 金子卓也, 堀井康史, 「Negative Impedance Converter を用いた負性リアクタンスの生成とその応用」, IEEE MTT-S Kansai Chapter 若手技術交流会, 2012 年 12 月.
- [54] 金子卓也, 高木渉吾, 松原里紗, 堀井康史, 「Negative Impedance Converter における回路解析の高精度化」, 電子情報通信学会総合大会, C-2-68, pp.99, 2013 年 3 月.
- [55] 堀井康史, 金子卓也, 高木渉吾, 松原里紗, 「Foster/Non-Foster 回路素子を対称に配置した帯域阻止フィルタの狭帯域・平坦位相特性」, 電子情報通信学会総合大会, C-2-104, 2013 年 3 月.
- [56] 金子卓也, 高木渉吾, 松原里紗, 堀井康史, 「Negative Impedance Converter による Non-Foster 素子の実現と狭帯域フィルタ設計への応用」, 電子情報通信学会, 技術研究報告, vol.113, No.141, MW2013-86, pp.241-246, 2013 年 8 月.
- [57] 堀井康史, 金子卓也, 高木渉吾, 松原里紗, 「Non-Foster 回路を用いたリアクタンス特性の制御」, 電子情報通信学会, 技術研究報告, AP2013-66(2013-8), pp.25-30, 2013 年 8 月.
- [58] 堀井康史, 金子卓也, 高木渉吾, 松原里紗, 「Negative Impedance Converter を用いた 2 段帯域阻止フィルタの狭帯域設計」, 電子情報通信学会ソサイエティ大会, エレクトロニクス講演論文集 1, pp.85, 2013 年 9 月.
- [59] 金子卓也, 堀井康史, 「エミッタフォロワを実装した Negative Impedance Converter 回路による負性キャパシタンスの生成」, 電子情報通信学会ソサイエティ大会, 講演論文集, C-2-45, pp.75, 2014 年 3 月.
- [60] 田中雄希, 金子卓也, 堀井康史, 「負性抵抗のみで作る Non-Foster 素子の実験的検」, 電子情報通信学会ソサイエティ大会, 講演論文集, C-2-44, pp.74, 2014 年 3 月.
- [61] 金子卓也, 堀井康史, 「[依頼講演]Non-Foster 負性キャパシタを用いた小型アンテナの広帯域整合」, 電子情報通信学会マイクロ波研究会技術報告書, pp.35-40, 2014 年 9 月.
- [62] 堀井康史, 金子卓也, 高木渉吾, 松原里紗, 大崎洋介, 山中翔司, 松本賢一, 「Non-Foster インピーダンス整合回路を用いたモノポールアンテナの広帯域化」, 電子情報通信学会ソサイエティ大会, エレクトロニクス講演論文集 1, 2014 年 10 月.
- [63] 金子卓也, 堀井康史, 「Negative Impedance Converter による Non-Foster 負性キャパシタンスの実現と回路の安定性評価」, 電子情報通信学会, マイクロ波研究会, 信学技法, pp.171-176, 2014 年 12 月.

表彰

- [64] 2011 年度 IEEE MTT-S Kansai Chapter Young Engineers' Technical Meeting, Best Poster Award, Dec.17, 2011.
- [65] 2012 年度 IEEE MTT-S Kansai Chapter Young Engineers' Technical Meeting, Best Poster Award, Dec.15, 2012.